AHDL
AHDL är ett egenutvecklat hårdvarubeskrivningsspråk från Altera Corporation designat för programmering av dess FPGA:er . Språket har en Ada -liknande syntax och liknar VHDL eller Verilog . Det stöds av Alteras Quartus- och Max+-kompilatorer.
Nackdelen med AHDL är dess proprietära natur. Fördelen med AHDL är att alla språkkonstruktioner syntetiseras. Jämfört med Verilog AHDL som assemblerspråk jämfört med ett högnivåspråk: AHDL har mer kontroll, men mindre stöd på hög nivå.
AHDL-projektets struktur
Exempel
% en enkel AHDL-uppräkning, släppt till allmän egendom 13 november 2006 %
% [block citat uppnås med procent tecken] %
% som c, ahdl-funktioner måste vara prototypade %
%PROTOTYP:
FUNKTIONSRÄKNARE (CLK)
RETURER(CNTOUT[7..0]); %
% funktionsdeklaration, där ingångar, utgångar och
dubbelriktade stift deklareras %
% liksom c, fyrkantsbromsar indikerar en array %
SUBDESIGN COUNTER
(
CLK :INPUT;
CNTOUT[7..0] :OUTPUT;
)
% variabler kan vara allt från flipflops (som i det här fallet),
tri-state buffertar, tillståndsmaskiner, till användardefinierade funktioner %
VARIABEL
TIMER[7..0]: DFF;
% som med alla hårdvarubeskrivningsspråk, tänk på detta
mindre som en algoritm och mer som att koppla noder tillsammans %
BÖRJA
STANDARD
TIMER[].prn = VCC; % detta tar hand om d-ff-återställningar %
TIMER[].clrn = VCC;
AVSLUTA STANDARD;
TIMER[].d = TIMER[].q + H"1";
SLUTET;
Länkar