Silicon on sulator ( SOI , eng. Silicon on sulator, SOI ) är en teknik för tillverkning av halvledarenheter baserad på användningen av ett treskiktssubstrat med en kisel - dielektrisk - kiselstruktur istället för vanliga monolitiska kiselskivor . Denna teknik gör det möjligt att uppnå en betydande ökning av hastigheten hos mikroelektroniska kretsar samtidigt som energiförbrukningen och övergripande dimensioner minskas [1] . Så till exempel kan den maximala omkopplingsfrekvensen för transistorer (Ft), gjorda enligt den tekniska processen på 130 nm, nå 200 GHz[2] [3] . I framtiden, under övergången till tekniska processer med en mindre storlek av aktiva element [4] (redan existerande 22 nm, eller utvecklas först nu[ när? ] 10 nm), är en ännu större ökning av denna indikator möjlig. Utöver själva namnet på tekniken används ofta termen "kisel på en isolator" som namn på ytskiktet av kisel i en SOI-struktur.
Silikon-på-isolatorsubstratet är ett trelagerspaket som består av en monolitisk kiselskiva, ett dielektrikum och ett tunt ytskikt av kisel placerat på det. Kiseldioxid SiO 2 eller, mycket mer sällan, safir kan fungera som ett dielektrikum (i detta fall kallas tekniken " kisel på safir " eller SOS ) . Ytterligare produktion av halvledaranordningar med användning av det resulterande substratet skiljer sig i huvudsak inte från den klassiska tekniken, där en monolitisk kiselskiva används som substrat.
Först och främst finner SOI-teknik tillämpning i digitala integrerade kretsar (särskilt i mikroprocessorer ), av vilka de flesta för närvarande implementeras med CMOS (komplementär logik på MOSFETs ). När man bygger en krets med denna teknik går det mesta av den förbrukade strömmen till att ladda parasitkapacitansen hos den isolerande förbindelsen i det ögonblick då transistorn växlar från ett tillstånd till ett annat, och tiden under vilken denna laddning sker bestämmer den totala hastigheten för krets. Den största fördelen med SOI-teknik är att det, på grund av ytskiktets tunnhet och isoleringen av transistorn från kiselbasen, är möjligt att reducera parasitisk kapacitans många gånger om, och därmed minska dess laddningstid, i kombination med strömförbrukning .
En annan fördel med SOI-teknik är dess utmärkta strålningsbeständighet mot joniserande strålning, så denna teknik används ofta för flyg- och militär elektronisk utrustning.
Nackdelen med SOI-teknik är den höga kostnaden.
För närvarande är de vanligaste SOI-substraten, där kiseldioxid fungerar som en isolator. Sådana substrat kan erhållas på olika sätt, de huvudsakliga är: jonimplantation , wafer splitsning , kontrollerad klyvning och epitaxi [5] .
Jonimplantationsteknik är också känd som jonimplantation , syreimplantation, jonsyntes av nedgrävda dielektriska skikt och SIMOX ( Separation by IM plantation of OX ygen ). När man använder denna teknik utsätts en monolitisk kiselskiva för intensiv mättnad med syre genom att bombardera skivans yta med dess joner , följt av glödgning vid hög temperatur, vilket resulterar i att ett tunt ytskikt av kisel bildas på oxiden lager. Inträngningsdjupet för föroreningsjoner beror på deras energinivå, och eftersom SOI-tekniken innebär en tillräckligt stor tjocklek på det isolerande lagret, måste komplexa högströmssyrejonacceleratorer användas vid framställning av substrat. Detta orsakar det höga priset på substrat tillverkade med denna teknik, och den höga tätheten av defekter i arbetsskikten är ett allvarligt hinder för massproduktion av halvledarenheter.
När man använder wafer bonding teknologi , utförs bildandet av ytskiktet genom direkt skarvning av den andra kiselskivan med ett skikt av dioxid . För att göra detta utsätts plattor som är släta, rengjorda och aktiveras genom kemisk eller plasmabehandling för kompression och glödgning, vilket resulterar i kemiska reaktioner vid plattgränsen, vilket säkerställer deras anslutning [6] . Denna teknik är praktiskt taget idealisk för tillverkning av SOI-substrat med ett tjockt ytskikt, men när dess tjocklek minskar, börjar tätheten av defekter i arbetsskiktet att öka, och dessutom blir den tekniska processen mer komplicerad och, som ett resultat, kostnaderna för färdiga produkter ökar. Som ett resultat har substrat med en ytskiktstjocklek på mindre än en mikrometer, som är mest efterfrågade vid produktion av höghastighetskretsar med hög grad av integration, samma uppsättning nackdelar som substrat tillverkade med jonimplantationsteknik [ 5] .
Tekniken för kontrollerad klyvning ( eng. Smart Cut ), utvecklad av det franska företaget Soitec , kombinerar funktionerna hos jonimplantation och teknik för skivskarvning [7] . Denna process använder två monolitiska kiselskivor. Den första plattan genomgår termisk oxidation, vilket resulterar i ett lager av dioxid på dess yta, sedan utsätts den övre frontytan för mättnad med vätejoner med hjälp av joninföringsteknik. På grund av detta skapas ett klyvningsområde i skivan, längs vars gräns separeringen av den återstående massan av kisel kommer att passera. Efter avslutad joninsättningsprocedure vänds plattan och placeras med framsidan nedåt på den andra plattan, varefter de skarvas. I det sista steget utförs separationen av den första plattan, vilket resulterar i att ett lager av dioxid och ett tunt ytskikt av kisel kvarstår på ytan av den andra. Den separerade delen av den första plattan används i en ny produktionskörning.
Produktionen av SOI-substrat med hjälp av kontrollerad klyvningsteknik kräver ett stort antal operationer, men endast standardutrustning används i processen. Dessutom är en viktig fördel med plattorna som erhålls med denna teknik den låga tätheten av defekter i arbetsskiktet.
Vid användning av epitaxialteknik ( engelsk seed method ) bildas ytskiktet genom att en kiselfilm växer på ytan av dielektrikumet. Aktiva element som produceras på sådana substrat uppvisar utmärkta prestanda, men ett stort antal tekniska problem förknippade med den epitaxiella processen är fortfarande[ när? ] inte ger möjligheter för massintroduktion av denna teknik.
En lista över ett antal enheter tillverkade med SOI-substrat ges nedan.
Den nionde generationen av Intel Core 2-processorer , gjorda enligt 65 nm -processtekniken , är tvärtom gjord på basis av konventionella monolitiska kiselskivor.