MCST-R

Den aktuella versionen av sidan har ännu inte granskats av erfarna bidragsgivare och kan skilja sig väsentligt från versionen som granskades den 7 oktober 2016; kontroller kräver 3 redigeringar .

MCST-R-familjen  är en rysk utveckling av universella mikroprocessorer. Mikroprocessorer använder SPARC-arkitekturen ( Scalable Processor ARCitecture ) version V8.

Grundläggande information

Förkortningen härstammar från en kombination av Moscow Center S Park of Technologies och namnet på företaget R oss Technology, utvecklar också SPARC- arkitekturprocessorer , i synnerhet hyperSPARC (Colorado 4) Ross RT620D.

Processorer i familjen

Tekniska egenskaper hos processorer tillverkade av MCST CJSC [1]
SPARC arkitektur R150 R500 R500S R1000 R2000
Utgivningsår 2001 2004 2007 2011 2018 (plan)
Processteknik, nm 350 130 130 90 28
Arkitektur SPARC v8 SPARC v8 SPARC v8 SPARC v9, VIS1, VIS2 SPARC v9
Antal kärnor ett ett 2 fyra åtta
Klockfrekvens, MHz 150 500 500 1000 2000
Prestanda (32 bitar), Gflops 0,15 0,5 ett 16 64
Prestanda (64 bitar), Gflops 0,15 0,5 ett åtta 32
Strömförbrukning, W 5 ett 5 femton n.a.
Kommandon för 1 mått ett ett ett 2 n.a.
Nivå 2 cache, MB 0 * 0 ** 0,5 2 n.a.
Minnesbuss bandbredd, GB/s 0,4 0,8 2.6 6.4 n.a.
Kristallyta, mm² 100 25 81 128 n.a.
Antal transistorer, miljoner 2.8 5 51 180 n.a.
Antal metallskikt fyra åtta åtta tio n.a.
Typ av skal BGA 480 BGA 376 HFCBGA 900 HFCBGA 1156 n.a.
Maximalt antal kärnor i ett delat minnessystem ett fyra 2 16 n.a.
ccLVDS interprocessor kommunikationskanaler - - - 3 n.a.
ccLVDS-kanalbandbredd, GB/s - - - fyra n.a.
ioLVDS-kanalbandbredd, GB/s - - 1.3 2 n.a.
Maskinintegration via RDMA-kanaler - - upp till 4 upp till 4 n.a.
södra bron - - inbyggt KPI n.a.

* det är möjligt att ansluta ett externt cacheminne upp till 1 MB
** det är möjligt att ansluta ett externt cacheminne upp till 4 MB

MCST-R100

Mikroprocessorn MCST R-100  är en utveckling av det ryska företaget MCST från MCST-R-serien av processorer baserade på SPARC-arkitekturen , som ursprungligen utvecklades 1985 av Sun Microsystems . Helt mjukvarukompatibel med SPARC v8-arkitekturen.

Det är ett enkärnigt system på ett chip med inbyggd förstanivåcache. För att kommunicera processorer med varandra, med minnesmoduler och I/O-enheter, tillhandahåller SPARC-arkitekturen MBus-bussen ,  en höghastighetsbuss som ger processorcachekoherens i flerprocessorstrukturer. Mikrokretsen utvecklades enligt de tekniska standarderna på 0,5 mikron med hjälp av bibliotek av standardelement.

R-100-mikroprocessorn är designad för att skapa datorer för stationära och inbyggda lösningar, och kan även placeras i mezzanine -mikroprocessormoduler. Används huvudsakligen efter order från Ryska federationens försvarsministerium. Den första pilotsatsen av MCST-R100-mikroprocessorer tillverkades i Frankrike på ATMEL ES2- fabriken med 0,5 mikron-teknik och testades i SPARCstation 10- och SPARCstation 20- arbetsstationer 2000. Processorn körde applikationer som körde Solaris OS . Kunden bestämde sig dock för att inte lansera den i en serie, utan att designa om den till 0,35 mikron-teknik, under vilken MCST-R150 utvecklades . En experimentell sats av MCST-R100 godkändes av staten 2001. Produktionen av MCST-R100 mikroprocessorer genomfördes dock inte. [2]

Anteckningar

  1. Vladimir Ivanov . Världens första recension av den ryska 4-kärniga processorn Elbrus-4C , ZOOM.CNews (05/07/2014). Arkiverad från originalet den 14 maj 2014. Hämtad 13 maj 2014.
  2. Inhemska universella mikroprocessorer i MCST-R-serien :: Dator- och informationsteknologi :: NTB Electronics - vetenskaplig och teknisk tidskrift . Hämtad 21 juni 2009. Arkiverad från originalet 7 december 2010.

Källor