Utlösare

Den aktuella versionen av sidan har ännu inte granskats av erfarna bidragsgivare och kan skilja sig väsentligt från versionen som granskades den 1 mars 2022; kontroller kräver 10 redigeringar .

Trigger (triggersystem) - en klass av elektroniska enheter som har förmågan att stanna i ett av två stabila tillstånd under lång tid och alternera dem under påverkan av externa signaler. Varje triggertillstånd känns lätt igen av värdet på utspänningen. Av åtgärdens natur tillhör triggers impulsenheter - deras aktiva element (transistorer, lampor) fungerar i ett nyckelläge, och tillståndsändringen varar mycket kort tid.

En utmärkande egenskap hos utlösaren som en funktionell enhet är egenskapen att lagra binär information. Med triggerminne menas förmågan att förbli i ett av två tillstånd även efter att omkopplingssignalen har avslutats. Om vi tar ett av tillstånden som "1" och det andra som "0", kan vi anta att triggern lagrar (minns) en bit av numret skrivet i binär kod.

När strömmen slås på antar triggern oförutsägbart (med lika eller ojämn sannolikhet) ett av två tillstånd. Detta leder till behovet av att utföra den initiala inställningen av utlösaren till det nödvändiga initiala tillståndet, det vill säga att skicka en återställningssignal till de asynkrona ingångarna för triggers, räknare , register, etc. (till exempel med hjälp av en RC-kedja ), och ta även hänsyn till att RAM- celler , byggda på triggers ( minne av statisk typ ), innehåller godtycklig information efter inkludering.

Vid tillverkning av triggers används huvudsakligen halvledarenheter (vanligtvis bipolära och fälteffekttransistorer ), tidigare - elektromagnetiska reläer , vakuumrör . Med tillkomsten av teknologi för produktion av mikrokretsar med en liten och medelhög grad av integration, bemästrades produktionen av ett omfattande utbud av flip-flops i integrerad design. För närvarande skapas logiska kretsar, inklusive de som använder vippor, i integrerade utvecklingsmiljöer för olika programmerbara logiska integrerade kretsar (FPGA) . De används främst inom datorteknik för att organisera komponenterna i datorsystem: register , räknare , processorer , RAM .

Historik

De diskontinuerliga egenskaperna hos elektronrör, på vilka verkan av triggers är baserad , beskrevs först under namnet "katodrelä" av M.A. Bonch- Bruevich 1918 . Eccles och F. W. Jordan i brittiskt patent nr 148582, ansökt om 21 juni 1918 [2] och i artikeln " Switching Relay Using Three-Electrode Vacuum Tubes " [3] av 19 september 1919 .

Definitioner

Trigger (bistabil multivibrator [4] ) är en digital maskin med flera ingångar och 2 utgångar.

En trigger är en enhet av seriell typ med två stabila jämviktstillstånd, designad för att registrera och lagra information. Under verkan av insignaler kan utlösaren växla från ett stabilt tillstånd till ett annat. I detta fall ändras spänningen vid dess utgång abrupt.

Triggers kallas [5] sådana logiska enheter , vars utsignaler bestäms inte bara av signalerna vid ingångarna, utan också av historien om deras arbete, det vill säga minneselementens tillstånd.

Trigger är en av de grundläggande (grundläggande) delarna av digital teknik [6] . Vissa forskare [7] inkluderar triggern i 100 stora uppfinningar.

Vippan är inte ett logikelement på första nivån , utan består själv av logiska element på första nivån - inverterare eller logiska grindar . I förhållande till de logiska elementen i den första nivån, är vippan en logisk anordning av den andra nivån.

Trigger är en elementär cell av RAM .

En trigger är den enklaste enheten som utför en logisk funktion med feedback , det vill säga den enklaste enheten inom cybernetik .

N- är flip- flop är en enhet (elementär omkopplingsbar minnescell, switch med N stabila positioner) som har N stabila tillstånd och förmågan att växla från vilket tillstånd som helst till vilket annat tillstånd som helst.

En flip- flop är en logisk enhet med två stabila tillstånd 0 och 1, med flera ingångar och två utgångar, en direkt och den andra invers.

Klassificering

Triggers är indelade i två stora grupper - dynamiska och statiska . De är namngivna efter hur utdatainformationen presenteras.

En dynamisk trigger är en kontrollerad generator, vars ena tillstånd (enkel) kännetecknas av närvaron av en kontinuerlig sekvens av pulser med en viss frekvens vid utgången och den andra (noll) av frånvaron av utpulser. Ändringen av tillstånd utförs av externa impulser (Figur 3).

Statiska utlösare inkluderar enheter, vars tillstånd kännetecknas av konstanta nivåer av utspänning (utgångspotentialer): hög - nära matningsspänningen och låg - nära noll. Statiska triggers kallas ofta för potentiella triggers baserat på hur deras produktion presenteras.

Statiska (potentiella) triggers är i sin tur indelade i två grupper som är olika i praktiskt värde - symmetriska och asymmetriska triggers. Båda klasserna är implementerade på en tvåstegsförstärkare med två växelriktare med positiv feedback, och de har sitt namn att tacka metoderna för att organisera interna elektriska anslutningar mellan kretselement.

Symmetriska utlösare kännetecknas av kretsens symmetri både i struktur och i parametrarna för elementen i båda armarna. För asymmetriska flip-flops är parametrarna för elementen i individuella kaskader, såväl som kopplingarna mellan dem, inte identiska.

Symmetriska statiska flip-flops utgör huvuddelen av flip-flops som används i modern elektronisk utrustning. Schema med symmetriska flip-flops i den enklaste implementeringen ( 2x2OR-NOT ) visas i figur 4.

Den huvudsakliga och mest allmänna klassificeringsfunktionen - funktionell - låter dig systematisera statiska symmetriska utlösare enligt metoden för att organisera logiska anslutningar mellan utlösarens ingångar och utgångar vid vissa diskreta tidpunkter före och efter uppkomsten av ingångssignaler. Enligt denna klassificering kännetecknas triggers av antalet logiska ingångar och deras funktionella syfte (Figur 5).

Det andra klassificeringsschemat, oberoende av det funktionella, karakteriserar utlösare genom metoden för informationsinmatning och utvärderar dem vid tidpunkten för uppdatering av utdatainformationen i förhållande till tidpunkten för informationsändring vid ingångarna (Figur 6).

Vart och ett av klassificeringssystemen karakteriserar triggers enligt olika indikatorer och kompletterar därför varandra. Till exempel kan vippor av RS-typ vara synkrona eller asynkrona .

En asynkron trigger ändrar sitt tillstånd omedelbart i det ögonblick då motsvarande informationssignal eller signaler ändras, med en viss fördröjning lika med summan av fördröjningarna på de element som utgör denna trigger.

Synkrona utlösare svarar på informationssignaler endast om det finns en motsvarande signal på den så kallade synkroniseringsingången C (från den engelska klockan). Denna ingång kallas också för "takt". Sådana informationssignaler kallas synkrona. Synkrona vippor är i sin tur uppdelade i vippor med statisk och dynamisk kontroll på synkroniseringsingången C.

Statiska styrutlösare tar emot informationssignaler när en logisk enhet (direkt ingång) eller logisk nolla (omvänd ingång) appliceras på ingång C.

Triggers med dynamisk styrning uppfattar informationssignaler när signalen vid ingång C ändras (faller) från 0 till 1 (direkt dynamisk C-ingång) eller från 1 till 0 (omvänd dynamisk C-ingång). Namnet " frontdriven trigger " finns också .

Enstegs flip- flops ( latch , latches) består av ett steg, som är ett minneselement och en styrkrets, de är som regel med statisk styrning. Enstegs dynamiskt styrda triggers används i det första steget av tvåstegs dynamiskt styrda triggers. En enstegs trigger på UGO (Conventional Graphic Designation) betecknas med en enda bokstav T.

Tvåstegs triggers ( " flip-flop ", "slapping") är uppdelade i triggers med statisk kontroll och triggers med dynamisk kontroll. Med en signalnivå vid ingång C skrivs information, i enlighet med utlösarens logik, till det första steget (det andra steget är blockerat för inspelning). På en annan nivå av denna signal kopieras tillståndet för det första steget till det andra (det första steget är blockerat för inspelning), utsignalen visas vid denna tidpunkt med en fördröjning lika med fördröjningen av driften av skede. Vanligtvis används tvåstegsvippor i kretsar där de logiska funktionerna hos vippkretsingångarna beror på dess utgångar för att undvika tidslopp. Tvåstegs utlösare i konventionella grafiska beteckningar (UGO) betecknas med två bokstäver TT .

Triggers med komplex logik finns också i ett- och tvåsteg. I dessa triggers, tillsammans med synkrona signaler, finns det också asynkrona. En sådan trigger visas i figuren till höger, de övre ( S ) och nedre ( R ) ingångssignalerna är asynkrona.

Triggerkretsar klassificeras också enligt följande kriterier:

antalet stabila heltalstillstånd ( basen för talsystemet ) (vanligtvis finns det två stabila tillstånd, mer sällan - fler, se binär trigger, ternär trigger , kvartär trigger [8] , ..., decimal trigger , ... , n-är trigger, ...);
antalet nivåer — två nivåer (hög, låg) i tvånivåelement , tre nivåer (positiv, noll, negativ) i trenivåelement [9] , …, N-nivåer i element på N-nivå, … ;
enligt metoden för reaktion på interferens - transparent och ogenomskinlig. Ogenomskinliga är i sin tur indelade i permeabel och ogenomtränglig;
enligt sammansättningen av logiska element (triggers på elementen AND-NOT , OR-NOT , etc.).

Synkroniseringstyper

Figur 6. Klassificering av triggers efter typ av synkronisering

Grundläggande begrepp

En trigger är ett lagringselement med två (eller flera) stabila tillstånd, som ändras under verkan av insignaler och är utformat för att lagra en bit information, det vill säga det har ett tillstånd av logisk 0 eller logisk 1.

Alla typer av triggers är en finita tillståndsmaskin , inklusive det faktiska minneselementet (EP) och en kombinationskrets (CS), som kan kallas en styrkrets eller triggeringångslogik (Figur 7).

I triggergrafen är varje vertex i grafen ansluten till alla andra hörn, medan övergångar från vertex till vertex är möjliga i båda riktningarna (två-vägs). Grafen för en binär trigger är två punkter förbundna med ett rakt linjesegment, en ternär trigger är en triangel, en kvartär trigger är en kvadrat med diagonaler, en kinär trigger är en femhörning med ett pentagram, etc. När N = 1, triggergrafen degenererar till en punkt, i matematik motsvarar den en unär etta eller unär nolla, och i elektronik - montering "1" eller montering "0", det vill säga den enklaste ROM . Steady states har en extra loop på triggergrafen, vilket innebär att när styrsignalerna tas bort förblir triggern i inställt läge.

Triggertillståndet bestäms av signalerna på de direkta och inversa utgångarna. När den representeras positivt (positiv logik), representerar en hög spänningsnivå på den direkta utgången ett logiskt 1-värde (tillstånd = 1), och en låg nivå representerar ett logiskt 0-värde (tillstånd = 0). I en negativ representation (negativ logik) motsvarar en hög nivå (spänning) ett logiskt värde på 0 och en låg nivå (spänning) motsvarar ett logiskt värde på 1.

Ändring av triggerns tillstånd (dess omkoppling eller inspelning) tillhandahålls av externa signaler och återkopplingssignaler som kommer från utgångarna på triggern till ingångarna på styrkretsen (kombinationskrets eller ingångslogik). Vanligtvis betecknas externa signaler, som triggeringångar, med latinska bokstäver R, S, T, C, D, V, etc.

I de enklaste triggerkretsarna kan en separat styrkrets (CS) saknas. Eftersom triggarnas funktionella egenskaper bestäms av deras ingångslogik, överförs namnen på huvudingångarna till utlösarens namn.

Triggeringångar är uppdelade i information (R, S, T, etc.) och kontroll (C, V). Informationsingångar är utformade för att ta emot lagrade informationssignaler. Namnen på ingångssignalerna identifieras med namnen på triggeringångarna. Kontrollingångarna används för att styra registreringen av information. Det finns två typer av styrsignaler i triggers:

synkroniserings- (klock)signal C, matad till C-ingången (klockingång);
aktiveringssignal V, matas till V-ingången.

Triggerns V-ingångar tar emot signaler som tillåter (V=1) eller förbjuder (V=0) registrering av information. I synkrona vippor med V-ingång kan information registreras om signalerna vid kontroll C och V-ingången matchar.

Funktionen av vippor beskrivs med hjälp av en omkopplingstabell, som är en analog till en sanningstabell för kombinationslogik. Utlösningstillståndet för triggern betecknas vanligtvis med bokstaven Q. Indexet bredvid bokstaven betyder tillståndet före signalen (t) eller (t-1) eller efter signalen (t+1) eller (t). I vippor med en parafas (tvåfas) utgång finns det en andra (invers) utgång, som betecknas som Q , /Q eller Q'.

Förutom den tabellformade definitionen av triggeroperationen finns det en formell definition av triggerfunktionen i formlerna för sekventiell logik . Till exempel representeras funktionen av en RS-vippa i sekventiell logik av formeln:

\left({\bar {x}}\lor x\,\angle \,y\right).

Den analytiska posten för en SR-utlösare ser ut så här:

Q=S\lor {\overline {S}}\,\angle \,{\overline {R}}.

Triggertyper

RS flipflops

RS flip-flop asynkron Allmän tabell över övergångar för SR flip-flop

S	R	Q(t)	Q (t)
H	MEN	0	ett
MEN	H	ett	0
H	H	Q(t-1)	Q (t-1)
MEN	MEN	inte definierad	inte definierad
A - aktiv nivå; H - inaktiv nivå.

RS flip-flop övergångstabell på OR-NOT-element

S	R	Q(t)	Q (t)
0	ett	0	ett
ett	0	ett	0
0	0	Q(t-1)	Q (t-1)
ett	ett	0	0

RS-trigger [10] [11] , eller SR-trigger (från engelska. Set / Reset - set / reset) - en asynkron trigger som behåller sitt tidigare tillstånd när båda ingångarna är inaktiva och ändrar sitt tillstånd när den appliceras på en av dess aktiva nivåingångar. När en aktiv nivå appliceras på båda ingångarna är triggerns tillstånd i allmänhet odefinierat, men i specifika implementeringar på logiska element antar båda utgångarna tillstånden antingen logisk noll eller logisk 1. Beroende på den specifika implementeringen, den aktiva ingången nivå kan vara antingen logisk 1 eller logisk 0 Så i en RS-vippa gjord på 2 element 2AND-NOT är den aktiva ingångsnivån logisk 0.

När en aktiv nivå appliceras på ingången S (från den engelska Set - set), blir utgångstillståndet lika med en logisk enhet. Och när en aktiv nivå appliceras på ingången R (från engelskan. Reset - reset), blir utgångstillståndet lika med logisk noll. Tillståndet i vilket aktiva nivåer appliceras samtidigt på båda ingångarna R och S är inte definierat och beror på implementeringen, till exempel i en trigger på "eller-ej"-elementen går båda utgångarna till tillståndet logisk 0, vilket kvarstår så länge som logiska 1:or hålls vid ingångarna. Översättning av en från ingångarna till det inaktiva tillståndet, i detta exempel till logisk 0, sätter vippan i ett av de tillåtna stabila tillstånden. Samtidig övergång av båda ingångarna från aktivt till inaktivt tillstånd orsakar oförutsägbar omkoppling av vippan till ett av de stabila tillstånden.

I viss litteratur kallas vippor för vilka det är dokumenterat vilket tillstånd vid utgångarna som motsvarar samtidiga aktiva nivåer vid ingångarna (det vill säga RS-vippor där det förbjudna tillståndet förlängs på ett eller annat sätt) för Rs , rS, eller till och med R- och S-vippor, med namnet på ingången som har prioritet. Ändå måste utträdet från det förutbestämda tillståndet fortfarande utföras genom sekventiell (inte samtidig) överföring av ingångarna till det inaktiva tillståndet, med förbehåll för passförseningarna (motsvarande avtryckarens fysiska hastighet).

RS-vippan används för att generera en signal med positiva och negativa flanker, separat styrd genom att applicera pulser på ingångar som är åtskilda i tid. Dessutom används ofta RS-flip-flops för att eliminera falsk triggning av digitala enheter från den så kallade " kontaktstudsen ".

RS-flip-flops kallas ibland RS-lås [12] .

Villkorlig grafisk beteckning för en asynkron RS flip-flop.
Asynkron RS flip-flop på 2I-NOT-element.
Övergångsdiagram för en asynkron RS flip-flop.
Carnot karta över en asynkron RS flip-flop.
Schema för att eliminera kontaktstuds .

RS flip-flop synkron

C	S	R	Q(t)	Q(t+1)
0	x	x	0	0
0	x	x	ett	ett
ett	0	0	0	0
ett	0	0	ett	ett
ett	0	ett	0	0
ett	0	ett	ett	0
ett	ett	0	0	ett
ett	ett	0	ett	ett
ett	ett	ett	0	odefinierad
ett	ett	ett	ett	odefinierad

Schemat för en synkron RS-vippa sammanfaller med schemat för en enstegs parafas (tvåfas) D-trigger, men inte vice versa, eftersom kombinationerna S=0, R=0 och S=1, R= 1 används inte i en parafas (tvåfas) D-trigger.

Algoritmen för driften av en synkron RS-vippa kan representeras av formeln

Q(t+1)={\overline {R}}\cdot \left(~Q(t)+S~\right)+x\cdot S\cdot R,

där x är ett obestämt tillstånd.

På liknande sätt tillåter en flip-flop med ett förutbestämt tillstånd (Rs eller rS) två aktiva signaler vid tidpunkten för klockning och växlar enligt den signal som har prioritet för den.

Symbolisk grafisk beteckning på en RS flip-flop med statisk synkronisering
Schema för en synkron RS-vippa på 2I-NOT-element.
Övergångsdiagram för en synkron RS-vippa.
Carnot-karta över en synkron RS-flip-flop.

D-flipflops

D-flip-flops kallas även delay triggers (från engelskan. delay ).

D-flip-flop synkron

D	Q(t)	Q(t+1)
0	0	0
0	ett	0
ett	0	ett
ett	ett	ett

D-trigger ( D från engelska delay - delay [13] [14] [15] , eller från data [16] - data ) - kommer ihåg tillståndet för ingången och skickar det till utgången.

D-flip-flops har minst två ingångar: informations -D och synkronisering C. Klockingång C kan vara statisk (potentiell) eller dynamisk. För vippor med statisk ingång C registreras information under den tid vid vilken signalnivån C=1, sådana vippor kallas ibland "transparent latch". I vippor med dynamisk ingång C skrivs information från ingång D till triggertillståndet endast vid ett spänningsfall vid ingång C. Den dynamiska ingången visas i diagrammen med en triangel eller ett snedstreck. Om toppen av triangeln är vänd mot chippet eller ett snedstreck i form av ett snedstreck (direkt dynamisk ingång), avfyras avtryckaren på kanten av pulsen , om triangeln vänds bort från bilden av mikrokretsen eller snedstreck i form av ett omvänt snedstreck (omvänd dynamisk ingång), sedan genom att pulsen faller.

I en sådan flip-flop kan utdatainformationen fördröjas med en cykel i förhållande till ingångsinformationen Eftersom utdatainformationen förblir oförändrad tills nästa synkroniseringspuls anländer kallas D-triggern även en trigger med informationslagring eller en spärravtryckaren.

Teoretiskt sett kan en parafas (tvåfas) D-vippa bildas från vilken som helst RS- eller JK-vippa, om ömsesidigt inversa signaler samtidigt appliceras på deras ingångar.

D-flip-flop används främst för att implementera en spärr. Så, till exempel, för att lagra 32 bitar av information från en parallell buss, vid någon tidpunkt, används 32 D-vippor och deras synkroniseringsingångar kombineras för att styra inspelningen av information i den bildade låskretsen, och 32 D- ingångar är kopplad till bussen.

I enstegs D-vippor, under transparens, sänds alla förändringar i information vid ingång D till utgång Q. Där detta inte är önskvärt, tvåstegs (push-pull, Master-Slave, MS) D-vippor borde användas.

D-trigger i två steg

I en enstegs trigger finns det ett steg för att lagra information, medan i inspelningstillståndet är triggern "transparent", det vill säga alla ändringar vid triggeringången upprepas vid triggerutgången, vilket kan leda till falsk triggning av enheter efter utlösaren. En tvåstegs trigger har två steg. Först skrivs informationen till det första steget, alla ändringar vid ingången av triggern kommer inte till det andra steget före omskrivningssignalen, sedan, efter övergången av D-triggern för det första steget till lagringsläget, informationen skrivs om till det andra steget och visas vid utgången, vilket gör det möjligt att undvika tillståndet "transparens". En tvåstegs trigger kallas TT. Om det första steget av en tvåstegs D-trigger görs på en statisk D-trigger, kallas tvåstegs D-triggern en tvåstegs D-trigger med statisk kontroll, och om på en dynamisk D-trigger , då kallas tvåstegs D-trigger en tvåstegs D-trigger med dynamisk kontroll.

T-flipflops

T-trigger (från engelskan. Toggle - switch ) kallas ofta för en räkneutlösare, eftersom det är den enklaste modulo 2- räknaren [5] .

T-trigger asynkron

En asynkron T-vippa har ingen räkneaktiveringsingång - T och slår på varje klockpuls på ingång C.

T-flip-flop synkron

T	Q(t)	Q(t+1)
0	0	0
0	ett	ett
ett	0	ett
ett	ett	0

Synkron T-vippa [17] , med en vid ingången T , för varje cykel vid ingången C ändrar sitt logiska tillstånd till det motsatta, och ändrar inte utgångstillståndet vid noll vid ingången T . En T-flip-flop kan byggas på en JK-vippa, en tvåstegs (Master-Slave, MS) D-flip-flop och två enstegs D-vippa och en inverter.

Som du kan se i sanningstabellen för en JK-vippa går den in i det omvända tillståndet varje gång en logisk 1:a appliceras på J- och K -ingångarna samtidigt . Denna egenskap låter dig skapa en T-vippa. baserat på JK flip-flop genom att kombinera ingångarna J och K.

I en tvåstegs (Master-Slave, MS) D-vippa är den omvända utgången Q ansluten till ingång D, och räknepulser matas till ingång C. Som ett resultat kommer triggern ihåg Q- värdet med varje räknepuls , det vill säga den kommer att växla till motsatt tillstånd.

T-vippan används ofta för att dela frekvensen med 2, medan T - ingången ges en enhet, och C - ingången är en signal med en frekvens som kommer att delas med 2.

JK flip-flop

Namnet på denna typ av trigger föreslogs av Eldrid Nelson under sin tid på Hughes Aircraft . Vid utvecklingen av den logiska kretsen för denna vippa utpekade Nelson par av motverkande triggeringångar A och B, C och D, E och F, G och H, J och K. I en patentansökan som lämnades in 1953, för ingångar av triggern han beskriver, som senare fick namnet JK flip-flop, använde Nelson beteckningarna "J-input" och "K-input" [18]

J	K	Q(t)	Q(t+1)
0	0	0	0
0	0	ett	ett
0	ett	0	0
0	ett	ett	0
ett	0	0	ett
ett	0	ett	ett
ett	ett	0	ett
ett	ett	ett	0

JK-vippan [19] [20] fungerar på samma sätt som RS-vippan, med ett undantag: när en logisk sådan appliceras på båda ingångarna J och K, ändras tillståndet för vippans utgång till motsatsen, det vill säga en inversionsoperation utförs (vilket är hur den skiljer sig från RS-vippor med ett fördefinierat tillstånd som strikt går till en logisk nolla eller etta, oavsett föregående tillstånd). J - ingången liknar S -ingången på en RS-vippa. K - ingången liknar R -ingången på en RS-vippa. Vid applicering av ett till ingången J och noll till ingången K , blir triggerns utgångstillstånd lika med en logisk etta. Och när en appliceras på ingången K och noll på ingången J , blir utlösarens utgångstillstånd lika med den logiska nollan. JK-vippan, till skillnad från RS-vippan, har inga inaktiverade tillstånd vid huvudingångarna, men detta hjälper inte på något sätt när reglerna för att utveckla logiska kretsar bryts. I praktiken används endast synkrona JK-vippor, det vill säga tillstånden för huvudingångarna J och K beaktas endast vid klockningsögonblicket, till exempel på den positiva kanten av pulsen vid synkroniseringsingången, eftersom begreppet "samtidighet" för asynkrona signaler redan i sig självt, i själva definitionen, innehåller osäkerhet om beteende av typen av tillståndsras (igen, Rs- och rS-triggers har inte detta problem, eftersom de inte utför inversion , men bara lyda signalen som är prioriterad för dem).

Teoretiskt sett skulle att bygga en asynkron JK-vippa i huvudsak innebära att bygga en RS-vippa med dynamiska ingångar, när kanten på J(S)-signalen växlar vippan till en logisk etta och kanten på K(R) ) signal till noll, även om signalnivån J fortsätter att bestå, och vice versa. Naturligtvis är "samtidigheten" av byte direkt förbjuden här och kräver intervaller som bestäms av avtryckarens passhastighet. En statisk klockad vippa kan bete sig på liknande sätt genom att hålla klockingången hög vid tidpunkten för växling av ingångar.

Baserat på JK flip-flop är det möjligt att bygga en D-flip-flop eller en T-flip-flop. Som du kan se i sanningstabellen för en JK-vippa går den in i det omvända tillståndet varje gång en logisk 1:a appliceras på J- och K -ingångarna samtidigt . Denna egenskap låter dig skapa en T-vippa. baserat på JK-vippan genom att kombinera ingångarna J och K [21] .

Algoritmen för driften av en JK flip-flop kan representeras av formeln

Q(t+1)={\överlinje {Q}}(t)\cdot J+Q(t)\cdot {\överlinje {K}}.

Konventionell grafisk beteckning för en JK flip-flop med en statisk ingång C
JK flip-flop övergångsdiagram
Carnot karta över JK flip-flop

Synkrona och asynkrona utlösare

Asynkrona utlösare

En asynkron trigger ändrar sitt tillstånd omedelbart i ögonblicket för uppkomsten av motsvarande informationssignal(er), med en viss fördröjning lika med summan av fördröjningarna på de element som utgör denna trigger.

Synkrona triggers med dynamisk timing

Synkrona vippor med dynamisk timing ändrar sitt tillstånd endast i ögonblicket för en viss övergång av klocksignalen (antingen 0 → 1 eller 1 → 0, det vill säga på stigande eller fallande flank av klockpulsen). Med en konstant signalnivå vid klockingången reflekteras inga förändringar i informationsingångarna i triggerns tillstånd.

Figuren visar en D-flip-flop-krets med klockning på den stigande flanken av klocksignalen.

Triggern består av tre asynkrona RS-vippor på NAND-element. En av triggarna är den huvudsakliga (DD5, DD6), de andra två är extra (DD1, DD2 och DD3, DD4) som minns tillståndet för D-linjen vid tidpunkten för den positiva flanken av signalen C och förhindrar åter -utlösande.

När klocksignalen är inaktiv (C=0), har båda extravipporna en 1-signal vid utgången (huvudvippan är alltså i lagringsläge), och en av dem är i "på"-tillståndet (den utgångarna från de logiska elementen är signalerna 1 och 0 ), och den andra är i "inaktiverat" tillstånd 11. Vilken av vipporna som är i "inaktiverat" tillstånd beror på signalen på ingång D. Så, om D =0, då är triggern DD3, DD4 i tillstånd 11, och triggern DD1, DD2 är i tillstånd 10, och vid D=1 observeras den motsatta bilden.

Så snart ingång C genomgår ett hopp 0 → 1, är hjälpvipporna fixerade i motfastillstånd 10 och 01, som inte ändras med några ändringar i signalen D. Följaktligen är huvudvippan i ett av två tillstånd, beroende på signalen D vid tidpunkten för klockhoppsignalen.

Ternära utlösare

Logiska diagram av de ternära analogerna av RS-vippan, enstegs D-vippan, tvåstegs D-vippan och räknande vippan (T-vippan) visas på sidan [22] .

Fyrdubbla triggers

Se sidan [23] för logiska diagram av de kvartära analogerna av RS-vippan, enstegs D-vippan, tvåstegs D-vippan och räknande vippan (T-vippan) .

Utlösare med valfritt antal stabila tillstånd

En vippa med valfritt antal stabila tillstånd N är byggd av N logiska element (N-1) ELLER-NOT eller (N-1) OCH-NOT genom att ansluta utgången från varje element (Q0, Q1, ..., Q(N-1)) med motsvarande ingångar för alla andra element. Det vill säga det minsta antalet logiska element för att bygga en N-är flip-flop är N.

Vippor på (N-1)OR-NOT-element fungerar i en direkt en-enhetskod (vid utgången Q från ett av elementen - "1", vid utgångarna Q för andra element - "0").

Vippor på element (N-1)OCH-INTE fungerar i en invers kod på ett noll (vid utgången Q från ett av elementen - "0", vid utgångarna Q för andra element - "1").

Dessa vippor fungerar som statiska minnesceller ( SRAM ) som drivs av N accesstransistorer (visas inte i diagrammet).

När man lägger till en ingång och växlar styrkretsar i logiska element, kan dessa vippor fungera som N-ära analoger till en binär RS-vippa.

I system med icke-positionsnummer :
de specifika kostnaderna för växelriktare beror inte på antalet triggertillstånd: , där är antalet växelriktare, är antalet triggertillstånd. De specifika kostnaderna för dioder i de logiska delarna av logiska element är linjärt beroende av antalet triggertillstånd: , där är antalet växelriktare, är antalet triggertillstånd, är antalet dioder i den logiska delen av en logik element. Med denna parameter är binära triggers mer lönsamma. $y={\frac {x_{1}}{x_{2}}}=1$ $x_{1}$ $x_{2}$
$y=(x_{2}-1)\cdot {\frac {x_{1}}{x_{2}}}=x-1$ $x_{1}$ $x_{2}$ $(x_{2}-1)$

I ovanstående tillvägagångssätt för att konstruera vippor med valfritt antal stabila tillstånd, när antalet stabila tillstånd -n ökar, ökar antalet ingångar i logiska element i varje elementär cell i triggern. Larry K. Baxter, Lexington, Mass . Uppdragstagare: Shintron Company, Inc., Cambridge, Mass . US-patent 3 764 919 okt. 9, 1973 Arkiverad: dec. 22, 1972 Fig. 3 erbjuder ett annat tillvägagångssätt för att bygga vippor med valfritt antal stabila tillstånd, där antalet logiska element och antalet ingångar i logiska element i varje elementär cell i vippan förblir konstant, men omkopplingstiden för vippan ökar i proportion till antalet bitar på vippan.

Fysiska implementeringar av triggers

Thyristor flipflops

Tyristorn är lämplig för att ersätta minneselementet i flip-flops.

Beskrivning av kretsen på exemplet på en RS-trigger: Triggerutgången Q är ansluten till tyristorkatoden, ingång S är ansluten till styrelektroden, en konstant spänning är ansluten till anoden genom en fälteffekttransistor med en isolerad gate, ingång R är ansluten till gate på fälteffekttransistorn.

Arbetsbeskrivning: Initialtillståndet vid utgång Q är noll: tyristorn är i stängt tillstånd, strömmen vid utgången motsvarar noll. Övergång till enhetstillstånd: en spänning lika med en logisk enhet läggs på ingången S; tyristorn är olåst och spänningen vid utgången Q stiger motsvarande en logisk enhet; med en efterföljande minskning av spänningen vid ingången S, tyristorn upprätthåller ett lågt motstånd och spänningen vid utgången Q förblir lika med en logisk enhet. Övergång från logisk etta till noll: en spänning lika med en logisk etta appliceras på ingången R. Fälteffekttransistorn går in i ett slutet tillstånd, spänningen vid tyristorns anod sjunker, vilket resulterar i att tyristorresistansen ökar och den går in i ett tillstånd med låg utspänning motsvarande logisk noll, bibehålls detta tillstånd när ingångsspänningen vid tyristoranoden ökar.

Tyristorn kan ersättas med två bipolära transistorer (beroende på vilken implementering som är bekvämare).

Som ett resultat får vi en RS flip-flop på tre transistorer.

Reläkontaktorbas triggers

Trots utvecklingen av elektronik och speciellt mikroelektronik används fortfarande enkel logik på elektromagnetiska reläer. Detta beror på den enkla implementeringen, hög brusimmunitet och en god nivå av elektrisk isolering av ingångarna och utgångarna på sådana kretsar i jämförelse med halvledare och lampelektronik. Men man bör komma ihåg att elektromagnetiska reläer förbrukar för det mesta en betydande ström.

Dessa är till exempel:

triggerkrets "med självupptagning" för start av asynkronmotorer med en ekorrburrotor.
Automatiska växlingsscheman för standby-strömförsörjning i industri och byggnader.

Implementering baserad på triggers av andra typer

Eftersom någon av de fyra typerna av utlösare som övervägs (RS, D, JK, T) är universell, kan en utlösare av vilken annan typ som helst implementeras på grundval av den med hjälp av ytterligare logiska element. Tabellen visar exempel på en sådan implementering.

Måltyp _	RS flip-flop	D flip-flop	JK flip-flop	TC-utlösare
RS
D
JK
TC
T

Se även

Binärt talsystem
Bit
Binära logiska grindar
växelriktare
Ternär trigger
Dekatronen är en rörräknare med 10 stabila tillstånd.
Räknare (elektronik)
Register (digital teknik)
En dator
Schmitt trigger

Litteratur

Zeldin E. A. Triggers . - Energoatomizdat, 1983. - S. 96. (otillgänglig länk)
Jean M. Rabai, Ananta Chandrakasan, Borivoj Nikolic. Digitala integrerade kretsar. Designmetodik = Digitala integrerade kretsar. - 2:a uppl. - M . : "Williams" , 2007. - S. 912 . — ISBN 0-13-090996-3 .
Shamshin VG Historia om tekniska kommunikationsmedel. Proc. bidrag., 2003. Far Eastern State Technical University.
Vasyukevich V. O. Analys av triggerfunktioner // Automation and Computer Science. - 2009. - Nr 4. - S. 21-29. — ISSN 0132-4160.
Ugryumov E. P. Element och komponenter i den digitala datorn. Moskva: Högre skola, 1976.

Anteckningar

↑ Pages of History Arkiverad 9 oktober 2009. . 1918
↑ William Henry Eccles och Frank Wilfred Jordan, "Förbättringar i joniska reläer" Arkiverad 20 december 2008 på Wayback Machine . Brittiskt patentnummer: GB 148582 (inlämnad: 21 juni 1918; publicerad: 5 augusti 1920).
↑ WH Eccles, FW Jordan Ett triggerrelä som använder termioniska vakuumrör med tre elektroder. Elektrikern, vol. 83, s. 298 (19 september 1919). Återtryckt i Radio Review, Vol. 1, nr. 3, s. 143-146 (december 1919)
↑ http://physicsbooks.narod.ru/Jansen/1.htm Arkiverad 16 april 2008 på Wayback Machine 4.40. Bistabil multivibrator (trigger)
↑ 1 2 de.ifmo.ru - "Sekventiella scheman" . Hämtad 27 november 2008. Arkiverad från originalet 3 december 2008. (obestämd)
↑ http://www.intuit.ru/department/hardware/archhard2/1/2.html Arkiverad 16 februari 2007 på Wayback Machine Internet University. 1. Föreläsning: Datorns huvudsakliga funktionella delar, del 1. Trigger
↑ http://www.net-lib.info/11/4/536.php Arkiverad 5 mars 2016 på Wayback Machine Konstantin Ryzhov - 100 Great Inventions. 1919 Trigger av Bonch-Bruevich, Eccles och Jordan.
↑ http://potan.livejournal.com/91399.html Arkiverad 27 oktober 2006 på Wayback Machine Number Systems (fortsättning).
↑ Ternär digital teknologi; Perspektiv och modernitet. 28.10.05 Kushnerov A. University. Ben Gurion, Beer Sheva, Israel. . Datum för åtkomst: 24 december 2008. Arkiverad från originalet den 7 oktober 2013. (obestämd)
↑ http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#DTRIGGER Arkiverad 12 oktober 2009 på Wayback Machine RS-utlösaren.
↑ http://it.fitib.altstu.ru/neud/shemotechnika/index.php?doc=teor&st=124 Arkiverad 6 januari 2014 på Wayback Machine ÄMNE 11. Triggerkretsar. bistabil cell. Schema för att eliminera kontaktstuds. Asynkrona och synkrona triggers. Entakts och tvåtakts triggers. 11.1. Asynkrona RS flipflops. 11.1.1. RS - trigger på två element "2I-NOT".
↑ Arkiverad kopia . Hämtad 24 juni 2009. Arkiverad från originalet 15 februari 2010. (obestämd) 2 LOGISK SIMULERING AV VLSI PÅ OMSTÄLLNINGSNIVÅ. Fig.2.6-a) SR-klämma, b) Implementering av SR-klämma på MOSFETs
↑ http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#DTRIGGER Arkiverad 12 oktober 2009 på Wayback Machine D-trigger.
↑ http://dfe3300.karelia.ru/koi/posob/log_basis/triger1.html Arkivexemplar daterad 1 februari 2009 på Wayback Machine Computer logical foundations. D-Trigger (nedlänk sedan 2016-10-12 [2203 dagar])
↑ http://cxem.net/beginner/beginner15.php Arkiverad 30 april 2013 på Wayback Machine Triggers. Klockad D flip-flop
↑ ARRL-handboken för radioamatörer, 2002, s. 7-11
↑ http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#TTRIGGER Arkiverad 12 oktober 2009 på Wayback Machine T-trigger
↑ Eldred C. Nelson, "High-Speed Printing System", US 2850566 , publicerad sept . 8, 1953, utfärdat sept. 2, 1958 ; sida 15
↑ http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#DTRIGGER Arkiverad 12 oktober 2009 på Wayback Machine JK-utlösaren
↑ http://dfe3300.karelia.ru/koi/posob/log_basis/triger3.html Arkivexemplar daterad 4 juni 2009 på Wayback Machine Computer logical foundations. JK flip-flop
↑ www.gelezo.com - Triggers . Hämtad 27 november 2008. Arkiverad från originalet 7 mars 2012. (obestämd)
↑ Trinity triggers . Hämtad 20 november 2015. Arkiverad från originalet 21 november 2015. (obestämd)
↑ Kvartär digital teknologi . Hämtad 20 november 2015. Arkiverad från originalet 21 november 2015. (obestämd)
↑ http://andserkul.narod.ru/5B_BinaryCodedPenta_RS1S2S3S4-trigger.pdf Arkiverad 21 mars 2016 på Wayback Machine Five-bit RS1S2S3S4 flip-flop

Länkar

74LVC1G74 . Enkel D-typ flip-flop med inställning och återställning; positiv kantutlösare. Varv. 10 — 2 december 2011 Produktdatablad (inte tillgänglig länk) (eng.)

J	K	Q(t)	Q(t+1)
0	0	0	0
0	0	ett	ett
0	ett	0	0
0	ett	ett	0
ett	0	0	ett
ett	0	ett	ett
ett	ett	0	ett
ett	ett	ett	0

J	K	Q(t)	Q(t+1)
0	0	0	0
0	0	ett	ett
0	ett	0	0
0	ett	ett	0
ett	0	0	ett
ett	0	ett	ett
ett	ett	0	ett
ett	ett	ett	0

J	K	Q(t)	Q(t+1)
0	0	0	0
0	0	ett	ett
0	ett	0	0
0	ett	ett	0
ett	0	0	ett
ett	0	ett	ett
ett	ett	0	ett
ett	ett	ett	0