SSE3

Den aktuella versionen av sidan har ännu inte granskats av erfarna bidragsgivare och kan skilja sig väsentligt från versionen som granskades den 20 september 2018; kontroller kräver 2 redigeringar .

SSE3 ( PNI-  Prescott New Instruction) är den tredje versionen av Intels SIMD - tillägg , en ättling till SSE , SSE2 och MMX . Introducerades först den 2 februari 2004 i Prescott- kärnan i Pentium 4-processorn . 2005 erbjöd AMD sin implementering av SSE3 för Athlon 64-processorer (kärnor i Venedig, San Diego och Newark).

SSE3-setet innehåller 13 instruktioner: FISTTP (x87), MOVSLDUP (SSE), MOVSHDUP (SSE), MOVDDUP (SSE2), LDDQU (SSE/SSE2), ADDSUBPD (SSE), ADDSUBPD (SSE2), HADDPS (SSE), HSUBPS ( SSE), HADDPD (SSE2), HSUBPD (SSE2), MONITOR (ingen analog i SSE3 för AMD ), MWAIT (ingen analog i SSE3 för AMD).

Den mest anmärkningsvärda förändringen är förmågan att arbeta horisontellt med register. Mer specifikt har instruktioner lagts till för att lägga till och subtrahera flera värden lagrade i samma register. Dessa kommandon har förenklat ett antal DSP- och 3D-operationer. Det finns också ett nytt kommando för att konvertera flyttalsvärden till heltal utan att behöva göra ändringar i det globala avrundningsläget.


Google Chrome sedan version 89 kräver dessa instruktioner

SSE3 instruktioner

Processorer med SSE3-stöd

Se även

Länkar

 x86-processorinstruktionsuppsättningar
Intel
AMD
Cyrix