Zilog Z280

Zilog Z280  är en 16-bitars mikroprocessor med en förbättrad arkitektur jämfört med Z80 , som släpptes i juli 1987 . I denna processor lades en minneshanteringsenhet (MMU - minneshanteringsenhet ) till för att utöka mängden adresserbart minne upp till 16  MB , ytterligare funktioner för multitasking , multiprocessing , en coprocessor , en 256 - byte cache och ett stort antal nya instruktioner och minnesadresseringslägen ( mer än 2000 kombinationer). Den kan effektivt hantera 32-bitars dataoperationer, inklusive hårdvarumultiplikation, division och teckenexpansion. Den erbjuder arbetssätt för övervakare och användare, och separerar dessutom instruktions- och dataadressutrymmen i båda lägena (för totalt fyra möjliga adressutrymmen). Till skillnad från Z80 använder Z280 en multiplexkrets för adress- och databussen. Arkitektoniskt nära 1985 års Zilog Z800- projekt. Den interna klockan var 2 eller 4 gånger den externa klockan (dvs 16 MHz processor med 4 MHz buss). Senare förbättringar i Z80-familjen har varit mer framgångsrika, som Hitachi HD64180 och Zilog eZ80 .

Länkar

• mdfs.net  (engelska)  - Z180 mikroprocessor opkodlista