Zilog Z180

Den aktuella versionen av sidan har ännu inte granskats av erfarna bidragsgivare och kan skilja sig väsentligt från versionen som granskades den 10 juli 2015; kontroller kräver 2 redigeringar .
Zilog Z180
CPU

Zilog Z180 mikroprocessor i PLCC -paket
Produktion 1986
Tillverkare
CPU- frekvens 6-33  MHz
kontakt
Kärnor
Zilog Z80Zilog Z280

Zilog Z80180  är en 8-bitars processor utvecklad av Hitachi som HD64180 1985. Hitachi HD64180 "Super Z80" licensierades senare och såldes av Zilog som Z64180 och med vissa förbättringar som Zilog Z180. Mycket av mjukvaran som utvecklats för Z80 skulle också kunna användas med Z180. Z180-familjen av processorer gav bra prestanda och många inbyggda funktioner som en frekvensgenerator, 16-bitars räknare/timer, en avbrottskontroller, serieportar och en DMA- kontroller . Minneshanteringsenheten integrerad i chippet ( eng.  MMU - memory management unit ) hade förmågan att adressera 1 MB minne.

Z180 har en pipelined exekveringsenhet som bearbetar de flesta instruktioner i färre klockcykler än Z80. Den mest avancerade gruppen av instruktioner inkluderar blockinstruktioner; till exempel, såsom LDIR, CPIR, INIR och OTDR. Denna typ av instruktion kräver 21 övergångstillstånd för att exekvera per iteration; 14 t-tillstånd krävs på Z180.

Den inbyggda DMAC gör det möjligt att överföra blockminne snabbare än LDIR/LDDR instruktioner. Idle state-generatorn på chipet tillåter selektiv åtkomst till för långsam hårdvara med hjälp av ett enhetsfilter, som görs för TRS-80 Model 4 "dolda" tangentbord. Inbyggd ASCI möjliggör ytterligare RS-232 serieportar.

Z180 kommer inte att exekvera "odokumenterade" Z80-instruktioner, speciellt de som får åtkomst till indexregister IX och IY som 8-bitarshalvor. Z180-processorn behandlar dem som ogiltiga instruktioner och exekverar följaktligen den ogiltiga instruktionsfällan genom att omdirigera PC-registret till adress noll.

Z180-familjen av mikroprocessorer

chip Hastighet (MHz) Timers I/O Comm. kontr. Andra
Z80180 6, 8, 10 2 N/S CPU 1 MB MMU, 2xDMA, 2xUART
Z80181 tio ett 16 CPU 1 MB MMU, 2xDMA, 2xUART
Z80182 16, 33, 20 0 Klockserie, 24 ESCC, CSIO, UART S180 Megacell, 2xESCC-kanaler, 16550 MIMIC
Z80195 20, 33 fyra 24/7 SCC, CSIO, UART
Z8L180 tjugo 2 klocka seriell CSIO, UART 1 MB MMU, 2xDMA, 2xUART, 3,3V Drift
Z8L182 tjugo 0 klocka seriell ESCC, CSIO, UART S180 Megacell, 2xESCC-kanaler, 16550 MIMIC, 3,3V-drift
Z8S180 10, 20, 33 2 klocka seriell UART, DMA, I2C, SPI 1 MB MMU, 2xDMA, 2xUART

Länkar