Latency (inklusive engelska CAS Latency, CL ; jargong timing ) är tidsfördröjningen av signalen under driften av dynamiskt direktminne med en sidorganisation, i synnerhet SDRAM . Dessa tidsfördröjningar kallas också för timings och för korthetens skull skrivs de som tre siffror, i ordning: CAS Latency , RAS till CAS Delay och RAS Precharge Time . Genomströmningen av avsnittet " processor - minne " och fördröjningen vid läsning av data från minnet och som ett resultat beror systemets hastighet till stor del på dem.
Mått på tider - busscykel[ vad? ] minne. Således betyder varje siffra i 2-2-2-formeln signalens bearbetningsfördröjning, mätt i minnesbusscykler. Om endast en siffra anges (till exempel CL2), är endast den första parametern underförstådd, dvs. CAS Latency .
Ibland kan formeln för minnestider bestå av fyra siffror, till exempel 2-2-2-6. Den sista parametern kallas "DRAM Cycle Time Tras / Trc" och kännetecknar hastigheten på hela minneschippet. Den definierar förhållandet mellan det intervall under vilket raden är öppen för dataöverföring (tRAS - RAS Active Time) och den period under vilken hela cykeln för att öppna och uppdatera raden (tRC - Row Cycle time), även kallad bankcykeln (Bank Cycle Time) är klar. ).
Tillverkare förser vanligtvis sina chips , på basis av vilka minnesfältet är byggt, med information om de rekommenderade tidpunkterna för de vanligaste systembussfrekvenserna. På minnesfältet lagras information i SPD -chippet.och tillgänglig för chipset. Du kan se denna information programmatiskt, till exempel med programmet CPU-Z .
Ur användarens synvinkel låter information om timings dig grovt utvärdera RAM-minnets prestanda innan du köper det. Minnestiderna för DDR- och DDR2- generationerna fick stor betydelse, eftersom processorcachen var relativt liten och program ofta åtkomst till minnet. DDR3-generationens minnestider får mindre uppmärksamhet, eftersom moderna processorer (till exempel AMD Bulldozer , Trinity och Intel Core i5, i7) har relativt stora L2-cacher och är utrustade med en enorm L3-cache, vilket gör att dessa processorer kan komma åt minne mycket mer sällan , och i vissa fall är programmet och dess data helt placerade i processorns cache (se Minneshierarki ).
| Parameternamn | Beteckning | Definition |
|---|---|---|
| CAS latens | CL | Fördröjningen mellan att skicka kolumnadressen till minnet och början av dataöverföringen. Den tid som krävs för att läsa den första biten från minnet när den önskade raden redan är öppen. |
| Radadress till kolumnadressfördröjning | TRCD _ | Antalet bockar mellan att öppna en rad och komma åt kolumner i den. Tiden som krävs för att läsa den första biten från minnet utan en aktiv rad är T RCD + CL. |
| Radförladdningstid | TRP _ | Antalet bockar mellan ett kommando för att ladda banken (stänga en rad) och öppna nästa rad. Tiden som krävs för att läsa den första biten från minnet när en annan rad är aktiv är T RP + T RCD + CL. |
| Rad aktiv tid | T RAS | Antalet cykler mellan kommandot för att öppna banken och kommandot att förladdning. Dags att uppdatera raden. Överlagrat på T RCD . Minsta tid mellan aktivering och förladdning av minnesraden. Detta är antalet cykler under vilka minnessträngen kan läsas/skrivas. Vanligtvis ungefär lika med minst T RCD + T RP . |
Anmärkningar:
| ||
CAS-latens (från den engelska kolumnen adress strobe latency , CAS latency , CL , CAS-latens) är vänteperioden (uttryckt i antalet minnesbuss-klockcykler) mellan processorns begäran om att erhålla innehållet i en minnescell och tid då RAM-minnet gör den läsbara första cellen i den begärda adressen[ specificera ] .
SDR SDRAM - minnesmoduler kan ha en CAS-latens på 1, 2 eller 3 cykler. DDR SDRAM-moduler kan ha en CAS-latens på 2 eller 2,5.
Kallas CAS eller CL på minnesmoduler. Etiketten CAS2 , CAS -2 , CAS=2 , CL2 , CL-2 eller CL=2 indikerar ett fördröjningsvärde på 2.
| Generation | Sorts | Dataöverföringshastighet ( megatransaktioner per sekund ) |
Lite tid | Kommando utfärdande hastighet | Cykelns längd | CL | 1:a ordet | 4:e ordet | 8:e ordet |
|---|---|---|---|---|---|---|---|---|---|
| SDRAM | PC100 | 100MT/s | 10 ns | 100 MHz | 10 ns | 2 | 20ns | 50ns | 90 ns |
| PC133 | 133MT/s | 7,5 ns | 133 MHz | 7,5 ns | 3 | 22,5 ns | 45ns | 75ns | |
| DDR SDRAM | DDR-333 | 333MT/s | 3ns | 166 MHz | 6 ns | 2.5 | 15ns | 24ns | 36ns |
| DDR-400 | 400MT/s | 2,5 ns | 200MHz | 5 ns | 3 | 15ns | 22,5 ns | 32,5 ns | |
| 2.5 | 12,5 ns | 20ns | 30ns | ||||||
| 2 | 10 ns | 17,5 ns | 27,5 ns | ||||||
| DDR2 SDRAM | DDR2-667 | 667MT/s | 1,5 ns | 333 MHz | 3ns | 5 | 15ns | 19,5 ns | 25,5 ns |
| fyra | 12ns | 16,5 ns | 22,5 ns | ||||||
| DDR2-800 | 800MT/s | 1,25 ns | 400MHz | 2,5 ns | 6 | 15ns | 18.75ns | 23.75ns | |
| 5 | 12,5 ns | 16.25ns | 21.25ns | ||||||
| 4.5 | 11.25ns | 15ns | 20ns | ||||||
| fyra | 10 ns | 13.75ns | 18.75ns | ||||||
| DDR2-1066 | 1066MT/s | 0,95 ns | 533 MHz | 1,9 ns | 7 | 13.13ns | 15,94 ns | 19,69 ns | |
| 6 | 11.25ns | 14.06ns | 17.81ns | ||||||
| 5 | 9,38 ns | 12.19 ns | 15,94 ns | ||||||
| 4.5 | 8.44ns | 11.25ns | 15ns | ||||||
| fyra | 7,5 ns | 10.31ns | 14.06ns | ||||||
| DDR3 SDRAM | DDR3-1066 | 1066MT/s | 0,9375 ns | 533 MHz | 1,875 ns | 7 | 13.13ns | 15.95ns | 19,7 ns |
| DDR3-1333 | 1333MT/s | 0,75 ns | 666 MHz | 1,5 ns | 9 | 13,5 ns | 15.75ns | 18.75ns | |
| 6 | 9ns | 11.25ns | 14.25ns | ||||||
| DDR3-1375 | 1375MT/s | 0,73 ns | 687MHz | 1,5 ns | 5 | 7,27 ns | 9,45 ns | 12.36ns | |
| DDR3-1600 | 1600MT/s | 0,625 ns | 800MHz | 1,25 ns | 9 | 11.25ns | 13.125ns | 15.625ns | |
| åtta | 10 ns | 11.875 ns | 14.375ns | ||||||
| 7 | 8,75 ns | 10,625 ns | 13.125ns | ||||||
| 6 | 7,50 ns | 9,375 ns | 11.875 ns | ||||||
| DDR3-2000 | 2000MT/s | 0,5 ns | 1000MHz | 1 ns | tio | 10 ns | 11,5 ns | 13,5 ns | |
| 9 | 9ns | 10,5 ns | 12,5 ns | ||||||
| åtta | 8ns | 9,5 ns | 11,5 ns | ||||||
| 7 | 7ns | 8,5 ns | 10,5 ns |