Cray MTA-2

Cray MTA-2 är en superdator med delat minne med flera processorer ( SM-MIMD ) som släpptes av Cray 2002. Dess ovanliga design är baserad på Tera superdator av Tera Computer Company . Den ursprungliga Tera-superdatorn (även känd som MTA [1] ) visade sig vara svår att masstillverka på grund av dess aggressiva logikförpackning och utvalda processorinterconnect-teknologi. MTA-2-modellen var ett försök att lösa dessa problem med bibehållande av processorarkitekturen. Processorn gjordes på ett enda CMOS -kiselchip istället för 26 galliumarsenidchips i den ursprungliga MTA-modellen; även den avancerade 4-torus-topologin ersattes av den mer skalbara " Cayley-grafen " -topologin [2] . Cray -namnet lades till modellen efter att Tera Computer Company köpte Cray Research- divisionen från Silicon Graphics 2000 , slogs samman med den divisionen och bytte namn till Cray Inc.

MTA-2-modellen var ingen kommersiell framgång [3] . Endast ett 40-processorsystem (kallat "Boomer"; 200 MHz, 160 GB RAM) såldes till US Naval Research Laboratory ( NRL ) 2002 [4] och ytterligare ett 4-processorsystem till Electronic Research Institute navigation ( Electronic Navigation Research Institute , ENRI ) i Japan.

MTA superdatorer var de första som använde följande teknologier (och sedan i andra produkter från Cray Inc.):

• En enkel helmaskinsorienterad programmeringsmodell.
• Multithreading för hårdvara för att dölja RAM-åtkomstfördröjningar [5] (upp till 128 trådar per processor).
• Låg kostnad för synkronisering mellan trådar.

2007 ersatte Cray XMT- modellen Cray MTA-2 .

Anteckningar

1. ↑ Cray MTA. The Promise of Parallelism Realized Arkiverad 16 september 2016 på Wayback Machine / Cray Inc., 2000.
2. ↑ Padua, 2012 , sid. 2033.
3. ↑ Cray Inc. år 2000 och senare / Research and Applications in Global Supercomputing, IGI 2015, ISBN 9781466674622 , sida 39: "Tera MTA-systemet återlanserades som Cray MTA-2. Det blev ingen framgång och skickades till endast två kunder.”
4. ↑ Arkiverad kopia (länk ej tillgänglig) . Hämtad 6 september 2016. Arkiverad från originalet 11 augusti 2017. (obestämd) 
5. ↑ Karakteriserande applikationer på MTA2 Multithreading Architecture / 48th Cray User Group-möte (CUG 2006): "MTA-2 använder en hög grad av samtidighet på trådnivå för att dölja minnesåtkomstlatens. Om det finns tillräckligt många trådar tillgängliga för en MTA-2-processor".

Litteratur

• ed. David Padua. Encyclopedia of Parallel Computing . - Springer, 2012. - 2366 sid. — ISBN 0387098445 .  (Engelsk)

Länkar

• The Cray MTA-2 Arkiverad 8 mars 2016 på Wayback Machine / Steen, Dongarra, Översikt över senaste superdatorer, University of Tennessee i Knoxville, 2004.
• 3.1.4 Cray MTA-2 / Advances in Computers: High Performance Computing. ed. Marvin Zelkowitz, 2009, ISBN 9780080880303 .