IP-kärnor

IP-kärnor ( eng.  IP-kärnor ), IP-block (IP - eng.  immateriella rättigheter ), SF-block (SF - komplexa funktionella), VC ( eng.  virtuella komponenter  - virtuella komponenter) - färdiga block för att designa mikrokretsar (t.ex. , för att bygga system-på-ett-chip ).

Det finns tre huvudklasser av block:

• mjukvaru-IP-block ( eng.  soft blocks ) - block specificerade i hårdvarubeskrivningsspråket ;
• kretsblock ( engelska  firm blocks ) - block specificerade på kretsnivå, utan hänvisning till en specifik topologisk implementering;
• fysiska (topologiska) block ( eng.  hårda block ) - block specificerade på den fysiska nivån för VLSI- implementeringen (till exempel GDSII för ASIC ).

Hard IP-Core är en komplex funktionell enhet som levereras till konsumenten i form av en komplett kretsdesign utvecklad utifrån en databas och optimerad med avseende på storlek, strömförbrukning och elektriska egenskaper.

I FPGA ( FPGA ) förstås Hard IP-Core som specialiserade områden av kristallen dedikerade till vissa funktioner. I dessa områden implementeras block med oföränderlig struktur, designade enligt ASIC- metoden (som områden av BMC -typ eller kretsar med standardceller), optimerade för en given funktion och utan dess programmeringsverktyg [1] . Vid användning av denna typ av kärnor reduceras storleken på området som används på chipet, prestandaegenskaperna förbättras, men det finns en förlust av universalitet.

Anteckningar

1. ↑ Xilinx FPGA Design System / System IP Core Generator (CORE Generator & Architecture Wizard)

Se även

• Användarprogrammerbar gate array
• ASIC
• System på ett chip
• Grundläggande matriskristall
• VHDL
• Xilinx

Länkar

• öppna kärnor (LGPL)
• Altera kärnor