SuperH (eller SH ) är ett varumärkesnamn för mikroprocessor- och mikrokontrollerarkitektur . SuperH är baserat på 32-bitars RISC - arkitekturen som används i en mängd olika inbyggda system .
SuperH-processorkärnan utvecklades av Hitachi i början av 1990 -talet och hade 1995 blivit den 3:e arkitekturen när det gäller antalet levererade kärnor [1] . Många mikrokontroller och mikroprocessorer är baserade på denna arkitektur. Den kanske mest kända tillämpningen av SH7709- processorn är HP Jornada PDA som kör operativsystemet Windows CE .
Hitachi har utvecklat en komplett instruktionsuppsättning som är gemensam för alla generationer av processorkärnor. Till en början användes SH-1 och SH-2 i Sega Saturn -spelkonsolen och senare i många andra mikrokontroller som användes i olika inbyggda system. Till exempel använder Koyos DirectLogic PLC mikroprocessorer av SH-1-generationen som huvudmikroprocessor. Dessa kärnor använde en 16-bitars instruktionsuppsättning, med register och adresser som var 32-bitars, vilket gav utmärkt kodtäthet [2] [3] . Detta var viktigt eftersom RAM var mycket dyrt på den tiden.
Några år senare utvecklades SH-3-kärnan genom att utöka de ursprungliga kärnorna, främst genom att använda ett annat koncept för avbrottshantering , en minneskontroller och ett modifierat koncept för cacheminne . SH-3-kärnan, som hade en utökad instruktionsuppsättning inklusive instruktioner för digital signalbehandling , kallades SH-3-DSP. Med utökade adresser för effektiv digital signalbehandling och specialbatterier kombinerade denna kärna funktionerna hos RISC- och DSP- processorer . En liknande utveckling inträffade också med den ursprungliga SH-2-kärnan, som i detta fall fick namnet SH-DSP.
Nästa generation var processorerna med SH-4-kärnan. De användes i slutet av 1990-talet, till exempel i Sega NAOMI spelautomat, Sega Dreamcast -spelkonsolen och Compaq Aero 8000 subnotebook . Hitachi SH-4 RISC centralprocessor körde på upp till 200 MHz. Bland huvuddragen i SH-4-arkitekturen är närvaron av två beräkningsenheter med en superskalär förgreningsmodul och en annan parallell beräkningsenhet för flyttalsvektoroperationer.
SH-5-arkitekturen [4] innebar processordrift i två lägen. Den första av dem - kompatibilitetsläget med SH-4 - kallades SHcompact, den nya - SHmedia - läget använde en 32-bitars instruktionsuppsättning, inklusive SIMD -instruktioner, och 64 64-bitars register [5] .
Nästa steg i utvecklingen av arkitekturen ägde rum 2003, när en ny generation superskalär kärna, SH-X, utvecklades på basis av SH-2 och SH-4 kärnor [6] .
Hittills har support och utveckling av arkitekturen, processorkärnan och utgivningen av slutprodukter baserade på dem utförts av Renesas Electronics , bildat som ett resultat av sammanslagningen av halvledardivisionerna i Hitachi och Mitsubishi .
Det finns ett initiativ (med deltagande av Renesas) för att skapa öppna processorkärnor med SH-arkitektur, i synnerhet J2-kärnan för FPGA och ASIC (källkod publicerad 2015) [7] [8] [9] [10] . De sista patenten för SH2 gick ut 2014 och för SH4 2016 [11] . Olika kompilatorer har implementerats för plattformen och en version av μClinux OS har utarbetats . [12]
Mikrokontroller | ||||||||
---|---|---|---|---|---|---|---|---|
Arkitektur |
| |||||||
Tillverkare |
| |||||||
Komponenter | ||||||||
Periferi |
| |||||||
Gränssnitt | ||||||||
OS | ||||||||
Programmering |
|
Processorarkitekturer baserade på RISC -teknologier | |
---|---|