Clock gating är en teknik för att minska strömförbrukningen i digitala system genom att förbjuda leverans av klocksignaler till oanvända kretskretsar, vilket eliminerar slöseri med energi på värdelös omkoppling av deras element. Kretsar som kan inaktiveras kan variera i storlek från en enda trigger till ett funktionellt block och delsystem (t.ex. minne , I/O, CPU ). Kretsar som stänger av klockan för små kretsar eller för ofta kan dock förbruka mer ström än de sparar.
Vid en lägre detaljnivå i kretsar, om en registeringång ska öppnas genom att applicera en styrsignal, används denna signal för att styra tillförseln av klockpulser till registret genom en logisk grind . Således ersätts kapacitanserna för ingångselementen för alla triggers i registret, med en passiv nivå av styrsignalen, med kapacitansen för en transistor i ventilen. På nivån för registeröverföringar implementeras tekniken automatiskt av CAD-verktyg som översätter ingångsbeskrivningen till en krets som fungerar enligt ovanstående princip.
På nivån av logiska block används systemmetoder för att implementera tekniken:
På processorkärnnivån används en deterministisk metod för att inaktivera klockpulser från lediga processorfunktionsblock. Till exempel används information från tidigare steg i pipelinen för att inaktivera efterföljande.
| Digital Processor Technologies | |||||||||
|---|---|---|---|---|---|---|---|---|---|
| Arkitektur | |||||||||
| Instruktionsuppsättning arkitektur | |||||||||
| maskinord | |||||||||
| Parallellism |
| ||||||||
| Genomföranden | |||||||||
| Komponenter | |||||||||
| Energihantering | |||||||||