URISC (från engelska Ultimate RISC , även OISC- engelsk one instruction set computer ) är en teoretisk processorarkitektur där instruktionsuppsättningen endast stöder en enskild instruktion, samtidigt som den ger Turing-fullständighet , "limiting case" RISC .
Den mest populära varianten av en enskild instruktion är "omvänd-subtrahera och hoppa över om låna" ( omvändRSSB - subtrahera och hoppa över om låna ). Ett logiskt nära alternativ är "subtrahera och gå om resultatet inte är positivt" ( - engelska subtrahera och förgrena om inte positivt ). SUBLEQ
En överföring ( ) kan användas som en enda instruktion om en ALU i minnet MOVanvänds för att utföra operationer .
Ett annat alternativ är att använda en ternär instruktion BBJ( bit-bit jump, BitBitJump ), som kopierar en bit från den första till den andra minnesadressen och överför kontrollen till den tredje adressen. Eftersom en sekvens av instruktioner kan förbereda en adress till vilken kontrollen kommer att hoppa ( självmodifierande kod ), är en BBJ-processor kapabel att göra vilken beräkning som helst som en vanlig dator kan göra.
Det finns andra alternativ för att implementera URISC.
| Digital Processor Technologies | |||||||||
|---|---|---|---|---|---|---|---|---|---|
| Arkitektur | |||||||||
| Instruktionsuppsättning arkitektur | |||||||||
| maskinord | |||||||||
| Parallellism |
| ||||||||
| Genomföranden | |||||||||
| Komponenter | |||||||||
| Energihantering | |||||||||