POWER är en mikroprocessorarkitektur med en begränsad instruktionsuppsättning ( RISC ) utvecklad och utvecklad av IBM . Namnet dechiffrerades senare som Performance Optimization With Enhanced RISC (prestandaoptimering baserad på den utökade RISC-arkitekturen). Detta ord hänvisar också till en serie mikroprocessorer som använder den specificerade instruktionsuppsättningen. De används som centralenhet i många mikrodatorer, inbyggda system , arbetsstationer , stordatorer och superdatorer .
POWER-arkitekturen har gått igenom flera generationer i sin utveckling. Från och med POWER3 stöder mikroprocessorer hela instruktionsuppsättningen för 64-bitars PowerPC -arkitekturen och stöder inte äldre instruktioner som togs bort från arkitekturen samtidigt som PowerPC-standarden. Stödet har också tagits bort för utökade POWER2 -instruktioner som lfq och stfq.
För att diskutera alla produkter baserade på arkitekturen är Power.org -gemenskapen avsedd (som i synnerhet inkluderar utvecklingen av PowerPC och Cell ). Det är där utvecklare och tillverkare som använder plattformen rekommenderas att kontakta.
Handböcker finns tillgängliga på IBMs webbplats som beskriver skillnaderna i instruktionsuppsättningar mellan POWER, POWER2 och PowerPC, POWER5-arkitekturerna. [ett]
1974 började IBM arbeta med ett stort växelsystem som kunde koppla upp minst 300 telefonsamtal per sekund. Beräkningar antog att det skulle vara nödvändigt att utföra 20 000 instruktioner för var och en av anslutningarna och utan fördröjning för resten av samtalen. Således krävdes en prestanda på minst 12 MIPS vilket var extremt stort på den tiden. Endast det faktum att den interna strukturen hos mikroprocessorn kunde förenklas avsevärt hjälpte till, eftersom den bara skulle behöva utföra in-/utgångsoperationer, förgrening, tillägg i register, avlastning av innehållet i register till minne och andra register, och det skulle inte måste göra komplicerade beräkningar överhuvudtaget.
Denna enkla organisation av kommandon, där varje kommando endast utför ett enda steg i en stor algoritm och måste slutföras inom en tydligt bestämd tidsperiod, kallades senare RISC .
År 1975 inskränktes telefonväxelprojektet, och frågan kom aldrig till en fungerande prototyp . En lovande processorarkitektur för allmänt bruk dök upp bakom designarbetet , så det fortsattes vid Thomas Watson Research Center byggnad nummer 801. Så här fick projektet sitt nya namn.
Möjligheten att utföra flera kommandon samtidigt med hjälp av flera byggstenar studerades av 801-projektet under två år, liknande arbete utfördes för IBM System / 360 Model 91 -maskiner (byggda på basis av CISC- arkitekturen) och CDC 6600 . Målet var att avgöra om en processor med en reducerad uppsättning enkla instruktioner kan utföra flera instruktioner per klockcykel, och vilka ändringar som måste göras i hårdvaran för att göra detta.
För att förbättra prestandan innehöll den utvecklade processorn separata block av förgrenings-, logik- och flyttalsaritmetik. Jämfört med "801"-projektet har arkitekturen utökats avsevärt för parallell bearbetning av kommandon. För produktion var det ursprungligen planerat att använda emitterkopplad logik (ECL) på bipolära transistorer, men 1984 gav CMOS -tekniken bättre elementdensitet och växlingshastighet.
1985 började Thomas Watson Research Center utvecklingen av andra generationens RISC-processor, projektet fick namnet "Amerika". 1986 började IBMs kontor i Austin arbetet med RS/6000-serien, som var efterföljaren till det projektet.
1990 släpptes de första datorerna under varumärket IBM med en POWER-arkitekturprocessor: "RISC System/6000" (även " RS/6000 "). Denna serie har delats in i två klasser: arbetsstationer och servrar , baserade på respektive POWERstation- och POWERserver-arkitektur. Den centrala bearbetningsenheten, kallad RIOS (senare RIOS I eller POWER1 ) bestod av 11 separata chips : instruktionscache, aritmetisk-logisk operationsenhet, flyttalsenhet, 4 datacachechips, minneshanterare, 2 I/O-enheter, klockgenerator.
För lågeffekts RS/6000 -stationer utvecklades en version av RIOS med ett enda fall med namnet RSC ( RISC Single Chip - RISC på ett enda chip); han såg ljuset första gången 1992.
5 år efter starten av utvecklingen tillkännagav IBM starten av leveranser av RISC 6000- system . Det var den första utvecklingen som stöddes av operativsystemet AIX i en ny arkitektur kallad POWER. Den första implementeringen av arkitekturen innehöll en enda paketlösning (på ett enda chip) för inbäddade applikationer och en multipaketlösning kallad POWER/RIOS.
Amazon-projektet startades 1990 med målet att skapa en arkitektur som kan stödja både AIX och OS/400 . OS/400-utvecklingsteamet var upptagna med att skapa en RISC-instruktionsuppsättning för att ersätta CISC-instruktionsuppsättningen som används på AS/400 -system . Deras arbete resulterade i en instruktionsuppsättning baserad på IMPI utökad till 64 bitar och kompletterad med flera RISC-instruktioner för att påskynda den kommersiella beräkningen som är så karakteristisk för AS/400. Företagets ledning försökte driva på PowerPC-arkitekturen, men avvisades eftersom PowerPC:n var ojämförlig med AS/400:s skala. Till slut utarbetades en kompromisslösning i form av en förlängning av PowerPC-instruktionsuppsättningen, kallad Amazon.
Samtidigt ignorerade RS/6000-systemteamet PowerPC-processorer eftersom de behövde de avancerade funktionerna i POWER2- standarden . Dessa funktioner lades också till Amazon, och sedan dess har PowerPC-instruktionsuppsättningen kunnat köras på RS/6000- och AS/400-arkitekturerna.
Det första projektet för att utveckla en sådan processor var Belatrix (namnet på en stjärna i konstellationen Orion, även kallad Amazon). Detta projekt satte för höga mål och avslutades innan det avslutades. Austin-teamet (där RS/6000 utvecklades) tog upp utvecklingen av en 64-bitars PowerPC -arkitekturprocessor med POWER2 - tillägg , dvs POWER3 , och Rochester-teamet (författare till AS/400), för sin del, samma processor med hög datorkraft, men c AS/400-tillägg. Ett tredje team, på Endicott, togs in för att utveckla en lågeffektprocessor som liknar Rochesters.
1995 släpptes följande AS/400-arkitekturprocessorer: A25/30 Muskie, en kraftfull multi-frame och A10 Cobra, en enkelbild.
Rochester-versionen försenades till 1997. Den byggdes in i både RS/6000-maskiner under namnet IBM RS64 och AS/400-maskiner, såväl som senare andra processorer i denna serie.
Det tog minst 5 år innan en ersättare, POWER2 , skapades för RIOS/POWER1-processorn . Ett andra block av aritmetisk-logiska operationer och ett andra block av flyttalsberäkningar lades till. Dessutom har uppsättningen kommandon utökats:
1996 utvecklades en enkelchipsversion av POWER2, P2SC ( POWER2 Super Chip - POWER2 superchip).
1991 insåg IBM potentialen hos POWER-processorn som en handelsvara för andra datortillverkare. Förslaget riktades till Apple och inkluderade ett ömsesidigt samarbete för att utveckla en familj av enpaketsprocessorer. Apple tog snart in Motorola i mixen som sin största datormikroprocessorkund, vilket gav Motorolas erfarenhet av högvolymproduktion och skapade en redundant källa av processorer för Apple. Detta trilaterala samarbete kallades AIM-alliansen - efter de första bokstäverna i namnen Apple, IBM, Motorola (även ordet goal på engelska.).
Det första resultatet av samarbetet var utvecklingen (2 år efter starten) av PowerPC- arkitekturen , en modifierad version av POWER. Flyttalsberäkningar på enstaka precisionstal, universell multiplikation och register-för-register division lades till, några andra togs bort - i synnerhet en speciell variant av multiplikation och division med register MQ . Dessutom skapades en 64-bitarsversion av arkitekturen.
Det första chippet i den nya generationen var PowerPC 601 , baserat på RSC. Mer information om denna processorfamilj finns i PowerPC- artikeln .
POWER3 - processorn introducerades 1998. Den stödde hela 64-bitars POWER-instruktionsuppsättningen, inklusive alla utökade instruktioner som var tillgängliga vid den tidpunkten, och innehöll två flyttalsenheter, tre enheter med fast punkt och två lastnings-/avlastningsenheter.
Alla efterföljande generationer av POWER-processorer stödde hela instruktionsuppsättningen, så det fanns inga alternativ kvar som bara stödde strikt POWER eller POWER2.
POWER4- mikroprocessorn , den första i GIGA -serien , tillkännagavs 1999 och släpptes 2001. Det var en 64-bitars processor som stödde hela instruktionsuppsättningen. Den stödde även AS/400-tillägg, vilket gör den tillgänglig på RS/6000- och AS/400-system för att ersätta POWER3 och RS64. Instruktionsuppsättningen fylldes på med flera nya instruktioner (t.ex. mfcr ) som har ett operandfält, vilket gjorde det möjligt att fixa den nya PowerPC 2.00- standarden .
POWER5-generationen introducerades 2004. Processorn blev dual-core, med stöd för simultan multithreading (samtidig exekvering av två kedjor av kommandon), och fungerar således som 4 logiska processorer. Tillverkad på 130 nm SOI processteknologi . Med hjälp av Virtual Vector Architecture -teknologi (förkortning ViVA, Russian Virtual Vector Architecture , engelska ) kan flera POWER5- processorer kombineras till en enda vektorprocessor . Dessutom har instruktionsuppsättningen utökats till att omfatta flera instruktioner.
Den efterföljande utgåvan av POWER5+ utökade instruktionsuppsättningen ytterligare, den nya uppsättningen kallades ISA 2.02 .
Släppt 21 maj 2007 [2] . Han tog med VMX- instruktioner (parallell databehandling) till POWER-standarden , uppdaterade ViVA till version 2 och tog därmed ett stort steg framåt från övergången från POWER3 till POWER4 . Dubbelkärnig design, klockhastigheter upp till 4,7 GHz vid 65nm SOI . Den innehåller ett utvecklat system för interaktion med andra liknande processorer. Strömförbrukning i nivå med POWER5 samtidigt som prestandan är dubbel.
Släppt 2010 [3] . Tillverkad enligt 45 nm SOI-tillverkningsprocessen, den har upp till 8 kärnor per processor, frekvensen är från 3 till 4,25 GHz. Teoretisk prestanda per kärna är 33,12 G FLOPS och upp till 264,96 G FLOPS per processor.
POWER7-processorn är känd för att ha använts i IBM Watsons superdator , som tävlade mot en människa i tv-frågesportprogrammet Jeopardy! och vann. IBM Watsons superdator används idag inom sjukvården och finanssektorn.
I augusti 2012 presenterade Hot Chips 24 en uppdaterad version av POWER7+, tillverkad med 32 nm SOI-processteknik. Upp till 8 kärnor per chip, varje kärna kör upp till 4 trådar. [fyra]
Introducerades 2013, tillverkade i 22nm SOI. 6 eller 12 kärnor per chip, klockhastighet från 2,5 till 5 GHz, varje kärna kör upp till 8 trådar samtidigt.
Processorn har en delad L3-cache på 48MB (6-kärniga modeller) eller 96MB (12-kärniga modeller).
Processorn har inbyggda högpresterande minneskontroller ( DDR3 / DDR4 ) och system-I/O-kanaler (CAPI-port baserad på PCI Express 3.0 [5] [6] , inklusive de för anslutning av ASIC , FPGA , GPU :er [7] [ 8] ).
Strömförsörjningen till processorn styrs av en integrerad mikrokontroller baserad på PowerPC 405 med 512 kilobyte SRAM- minne, vilket sätter upp 1764 inbyggda spänningsregulatorer [9] [10] .
Processorns skalära vektor flyttalsenhet producerar upp till 8 dubbelprecision flyttal resultat för toppprestanda på 384 G FLOPS per processor.
För många typer av arbetsbelastningar visar POWER8-processorn en prestandaökning på 2-3 gånger jämfört med den tidigare POWER7- processorn [4] [11] .
Utformningen av nästa generations POWER9-processorer initierades av IBM parallellt med utvecklingen av POWER8 [12] . Det förväntades att den nya typen av processorer för första gången kommer att stödja delar av Power ISA 3.0-standarden, inklusive VSX-3-instruktioner och stöd för nVidia NVLink- teknologi [13] [14] .
Det amerikanska energidepartementet har tillsammans med Oak Ridge National Laboratory och Livermore National Laboratory tecknat ett kontrakt med IBM och nVidia om att bygga två Summit- och Sierra -superdatorer baserade på POWER9- och Volta -processorer [15] [16] [17] .
POWER9 är tillverkad på en 14nm-process och finns i två versioner. POWER9-arkitekturen är öppen för licensiering och modifiering för medlemmar av OpenPOWER Foundation [18] .
POWER-internerna kommer från 801-projektet, som anses vara den första riktiga RISC-processorn. Den senare fann användning i datorblock tillverkade av IBM, men blev inte allmänt kända förrän IBM PC/RT -datorn släpptes i mitten av 1980-talet .
I samband med lanseringen av PC/RT lanserade IBM Project America, med målet att skapa den kraftfullaste centralprocessorn på marknaden. Vid den tiden verkade två problem vara de viktigaste:
Project America fokuserade på flyttalsberäkningar och utökades med tiden med nya algoritmer för 64-bitars dubbelprecision encykelmultiplikation och division som utvecklades i början av 1980-talet. Mateprocessorn var en separat del från avkodaren och den aritmetiska heltalsenheten, vilket gjorde att både flyttals- och heltalsberäkningar kunde utföras samtidigt. Allt detta kompletterades med en utvecklad avkodare, som kunde begära en instruktion parallellt, dekryptera en annan och skicka ytterligare två till exekveringsenheterna. Resultatet var den första praktiska superskalära processorn någonsin.
Den innehöll trettiotvå 32-bitars heltalsregister och ytterligare trettiotvå 64-bitars flyttalsregister, vart och ett i sin egen sektion. Dessutom fanns flera register för interna behov inne i grenblocket, i synnerhet adressräknaren.
Medan 801 var en enkel enhet, har overkill gjort den till en komplex processor, mycket mer komplex än de flesta konkurrerande RISC-produkter. Till exempel inkluderar POWER (och PowerPC) instruktionsuppsättningen över 100 opkoder med variabel längd , av vilka många är modifieringar av varandra. Som jämförelse har ARM-arkitekturen endast 34 instruktioner.
Designen har också en ovanlig egenskap: ett virtuellt adressutrymme . Alla adresser konverteras till en 52-bitars representation under drift, så att varje program har ett platt 32-bitars adressutrymme, men var och en kan ockupera dessa block godtyckligt[ specificera ] .
Den första POWER1 -processorn bestod av 3 block: förgrening, heltalsoperationer och flyttalsberäkningar. Alla var monterade på ett ganska stort moderkort. Används främst i RS/6000 -arbetsstationer . RSC-varianten var en enkelchipsvariant, som, liksom multichipsvarianten, användes i RS/6000.
POWER2 var en efterföljare till POWER1, med förbättringar som kom från verklig användning. Dess verksamhet visade sig vara den längsta: i 5 år från början 1993. Det fanns en andra flyttalsenhet, 256 KB cache , 128-bitars flyttals-matematik.
POWER3 följde 1998, med en fullständig 64-bitars organisation men bibehöll kompatibilitet med hela POWER-instruktionsuppsättningen. Detta har blivit ett viktigt utmärkande drag för alla POWER-processorer sedan den tredje versionen. Ett tredje block av aritmetisk-logiska operationer och en andra kommandoavkodare tillkom också, för totalt 8 funktionsblock.
POWER4 kombinerade två identiska POWER3-processorer på ett enda chip, gjorde dem snabbare och lade till höghastighetskommunikationsbussar till upp till 3 intilliggande processorer. Således kan denna generation kombineras på moderkortet till 8-processors SMP - system. I en situation där en uppgift kräver mycket bandbredd, snarare än parallell beräkning, kan en kärna i ett par stängas av, och de återstående kärnorna kommer att ha full tillgång till höghastighetsbussen och L3-cachen. Många ansåg att POWER4 vid den tiden var den mest produktiva processorn som fanns, även utan att kombinera den till fyror.
POWER5 släpptes 2004. 1,9 GHz-versionen uppnådde de högsta SPECfp- poängen för en enda processor av alla kommersiellt tillgängliga processorer. Baserat på dem byggs servrar av eServers-serien av modellerna i5 och p5. Förbättringar jämfört med POWER4 inkluderar: större L2-cache, minneskontroller på chip , multi- threading (OS ser flera processorer istället för en), förbättrad strömhanteringsmekanism, speciellt enkärnigt läge, hypervisor och eFuse (maskinvarueliminering). .
IBMs huvudmikroprocessoringenjör Ravi Arimili sa: "POWER5-designen är en mellanregisterlösning som kan skalas upp till högpresterande datorer och ner till bladservrar." IBM-servrar byggda på denna processor stöder virtualiseringsfunktioner : logisk partitionering och mikropartitionering. Upp till 10 logiska partitioner kan skapas för varje CPU, stora 64-bitars operativsystem stöder upp till 256 oberoende operativsystem. Minne, processorkraft och I/O-kanaler kan omfördelas dynamiskt mellan partitioner.
2007 tillkännagavs POWER6 officiellt .
8 februari 2010 introducerade IBM datorsystem baserade på POWER7- processorn .
Den första processorn i PowerPC- arkitekturen , kallad PowerPC 601, var efterföljaren till RSC-processorn, några grundläggande instruktioner exekverades med emulering över ett bussgränssnitt, liknande Motorola 88000 designen . Denna lösning gjorde det möjligt för IBM att använda 601:an i olika datormodeller och anpassa moderkortets struktur till de givna kraven. Senare separerade PowerPC- och POWER-arkitekturen ändå, även om de än i dag förblir kompatibla på maskininstruktionsnivå.
RS64-processorn producerades, den baserades på PowerPC (och därför POWER)-arkitekturen och användes i RS/6000- och AS/400-systemen. Optimerad för kommersiella beräkningar och har inte mycket kraft i flyttalsberäkningar, som är typiska för POWER. POWER4 ersattes gradvis.
Gekko - processorn skapades för Nintendo GameCube , en modifierad version av PowerPC 750CXe. Processorn för nästa generations konsoler, Wii , utvecklades också inom IBMs väggar.
Utformningen av den välkända cellprocessorn är baserad på användningen av en enkel flertrådig kärna som körs med hög klockhastighet och är associerad med åtta separata vektorsamprocessorer. Den används i Sony PlayStation 3 -spelkonsolen och i vissa uppgifter är den många gånger överlägsen i prestanda jämfört med dåtidens stationära processorer, vilket väckte stort intresse för denna utveckling.
Slutligen förlitar sig Xbox 360 -spelkonsolen också på IBM Xenon- processorn , som består av tre kärnor som arbetar med en frekvens på 3,2 GHz.
| Processorarkitekturer baserade på RISC -teknologier | |
|---|---|
| POWER arkitektur | |
|---|---|
| historisk | |
| Nuvarande | |
| Relaterade ämnen | |