Räknare (elektronik)

Den aktuella versionen av sidan har ännu inte granskats av erfarna bidragsgivare och kan skilja sig väsentligt från versionen som granskades den 8 december 2017; kontroller kräver 12 redigeringar .

Räknaren för antalet pulser  är en anordning vid vars utgångar en binär eller binär-decimalkod erhålls, bestämd av antalet mottagna pulser. Räknare kan byggas på tvåstegs D-flip-flops , T-flip-flops och JK-flip-flops .

Räknarens huvudparameter är räknemodulen - det maximala antalet enstaka signaler som kan räknas av räknaren. Räknare betecknas med ST (från den engelska räknaren).

Klassificering

Räknare är klassificerade:

Binära räknare

Schemat för en binär räknare kan erhållas med formell syntes , men en heuristisk tycks vara mer visuell. Sanningstabellen för en binär räknare är en sekvens av binära tal från noll till , där n är räknarens kapacitet. Observation av siffrorna i talen som utgör tabellen leder till en förståelse av blockdiagrammet för en binär räknare. Tillstånden för den minst signifikanta siffran, när den ses i motsvarande kolumn i tabellen, visar växlingen av nollor och ettor av formen 01010101 ..., vilket är naturligt, eftersom den minst signifikanta siffran tar emot en insignal och växlar från varje inmatningsåtgärd. I nästa siffra observeras en sekvens av par av nollor och ettor av formen 00110011 .... I den tredje siffran bildas en sekvens av fyror av nollor och ettor 00001111 ... etc. Av denna observation kan man se att nästa siffra i senioritet växlar med en frekvens som är två gånger mindre än denna.

Det är känt att räkneutlösaren delar frekvensen av ingångspulserna med två. Genom att jämföra detta faktum med mönstret som anges ovan ser vi att räknaren kan byggas som en kedja av sekventiellt inkluderade räkneutlösare. Observera förresten att enligt GOST visas elementens ingångar till vänster och utgångarna till höger. Efterlevnad av denna regel leder till det faktum att i numret som finns i räknaren är de nedre siffrorna placerade till vänster om de äldre.

Binära räknare med parallell överföring och intilliggande kodning

Scheman för binära sekventiella räknare betraktas ovan, det vill säga sådana räknare där, när tillståndet för en viss trigger ändras, nästa trigger exciteras och triggarna ändrar sina tillstånd inte samtidigt, utan sekventiellt. Om i denna situation n triggers måste ändra sina tillstånd, kommer n tidsintervall att krävas för att slutföra denna process, motsvarande tidpunkten för ändring av tillståndet för var och en av triggarna. Denna sekventiella karaktär av drift är orsaken till två nackdelar med en serieräknare: en lägre räknehastighet jämfört med parallellräknare och möjligheten för falska signaler vid kretsens utgång. I parallellräknare skickas klocksignaler till alla vippor samtidigt.

Den sekventiella karaktären hos mottriggerövergångar är en källa till falska signaler vid dess utgångar. Till exempel, i en fyrabitarsräknare som räknas i en konventionell fyrabitars binär kod med "vikter" av bitar 8-4-2-1, när den går från tillstånd till tillstånd , kommer följande sekvens av tillstånd att visas vid utgången :

Detta innebär att under övergången från tillstånd 7 till tillstånd 8 kommer koder motsvarande tillstånd 6 att dyka upp vid räknaringångarna under en kort tid; fyra; 0. Ändring av dessa mellantillstånd kan orsaka felaktig funktion av andra logiska kretsar, till exempel om en avkodare är ansluten till en sådan räknare , kan aktiva tillstånd kort uppträda vid dess utgångar 0, 4, 6, vilket kan felaktigt ändra tillstånden för andra triggers kopplade till dem vid ingångarna - detta oönskade fenomen kallas logiska raser eller signallopp. Raser kan elimineras genom att använda räknare med angränsande eller anti-racing tillståndskodning, till exempel, räkna i reflexiv grå kod .

För att minska tiden för transienta processer är det möjligt att implementera räknaren i varianten med tillförsel av ingångsräknepulser samtidigt till alla triggers. I det här fallet får vi en räknare med parallell överföring.

Enligt scheman för räknare med parallell överföring byggs räknare, vars omkopplingsfördröjning för en trigger i vilken är proportionerlig med perioden för de räknade pulserna.

Exempel . Om växlingsfördröjningen för en trigger är 30 ns, då när man bygger en räknare enligt schemat med sekventiell överföring av mer än fyra bitar, som arbetar i en konventionell binär kod, med en period av räknepulser på 120 ns och lägre, räknefel kommer att börja, har överföringen inte tid att fortplanta sig genom kedjan av triggers innan nästa räkneimpuls kommer.

I räknare med parallell överföring skickas signaler till triggarnas informationsingångar, vilka är en logisk funktion av räknarens tillstånd och bestämmer specifika triggers som ska ändra sitt tillstånd vid en given ingångspuls. Grindningsprincipen är följande: vippan ändrar sitt tillstånd när nästa synkroniseringspuls passerar, om alla tidigare vippor var i tillståndet av en logisk enhet.

Parallella räknare har en högre prestanda jämfört med seriella, eftersom den logiska funktionen från räknarens aktuella tillstånd och räknepulsen skickas till kopplingsingångarna på alla triggers samtidigt.

Synkrona räknare med parallell överföring har den maximala hastigheten, vars struktur vi kommer att hitta heuristiskt genom att överväga processerna för att lägga till ett till binära tal och subtrahera det från dem.

Seriell-parallella överföringsräknare

I samband med restriktionerna för konstruktion av räknare med parallell överföring av stor kapacitet används i stor utsträckning räknare med gruppstruktur, eller räknare med seriell-parallell överföring. Siffrorna för sådana räknare är indelade i grupper, inom vilka principen för parallell överföring är organiserad. Grupperna själva kopplas samman sekventiellt med hjälp av konjunktorer som bildar en överföring till nästa grupp med ett enda tillstånd för alla tidigare triggers. Om tillståndet för alla triggers i gruppen är singel, kommer ankomsten av nästa insignal att skapa en överföring från denna grupp. Denna situation förbereder intergruppkonjunktorn för att skicka insignalen direkt till nästa grupp.

I värsta fallet för prestanda, när överföringen passerar genom alla grupper och går in i ingången för den sista,

t SET = t • (ĺ - 1) + t GR ,

där ĺ är antalet grupper, t GR  är tiden för upprättande av koden i gruppen.

I den utvecklade serien av IC:er finns det vanligtvis 5 ... 10 varianter av binära räknare, gjorda i form av fyrsiffriga grupper (sektioner). Kaskadkoppling av sektioner kan utföras genom att växla dem i serie längs överföringskedjorna, organisera parallella-seriella överföringar, eller för mer komplexa mätare med två extra styringångar för räkningsaktivering och överföringsaktivering genom att organisera parallella överföringar både i grupper och mellan dem.

En egenskap hos binära räknare av den synkrona typen är närvaron av situationer med samtidig omkoppling av alla dess siffror (till exempel för en summeringsräknare vid byte från kodkombination 11 ... 1 till kombination 00 ... 0 när räknaren svämmar över och en överföringssignal genereras). Samtidig omkoppling av många triggers skapar en betydande strömpuls i styrenhetens strömförsörjningskretsar och kan leda till funktionsfel. Därför, i vägledningsmaterialet om användningen av vissa LSI/VLSI av programmerbar logik, i synnerhet, finns det en begränsning av kapaciteten hos binära räknare med ett givet värde k (till exempel 16). Om det är nödvändigt att använda en räknare med större kapacitet, rekommenderas det att byta till gråkoden, för vilken övergångar från en kodkombination till en annan åtföljs av byte av endast en bit. Det är sant att för att få ett räkneresultat i binär kod måste du använda en extra kodomvandlare, men detta är ett pris att betala för att bli av med högintensiva strömpulser i kraftkretsar.

Se även

Anteckningar

  1. ↑ Galkin A. S., Gribok V. P., Kazakov V. M. . Ringräknare på potentiella logiska element , binärt kodad ternär/AC SU1466009 . Arkiverad från originalet den 15 februari 2017. Hämtad 16 juni 2010.
  2. ↑ Räknare. Johnson räknare. . Hämtad 24 juni 2009. Arkiverad från originalet 22 september 2008.

Länkar

 Mikrokontroller
Arkitektur
8-bitars
16-bitars
32-bitars
Tillverkare
Komponenter
Periferi
Gränssnitt
OS
Programmering